Lines Matching defs:imm
4120 uint32_t imm;
4531 imm = (uint8_t) shift;
4532 imm |= imm << 8;
4533 imm |= imm << 16;
4536 imm = (uint16_t) shift;
4537 imm |= imm << 16;
4541 imm = shift;
4550 tcg_gen_movi_i64(cpu_V1, imm);
4595 gen_op_movl_T1_im(imm);
4641 imm = 0xff >> -shift;
4643 imm = (uint8_t)(0xff << shift);
4644 imm |= imm << 8;
4645 imm |= imm << 16;
4649 imm = 0xffff >> -shift;
4651 imm = (uint16_t)(0xffff << shift);
4652 imm |= imm << 16;
4656 imm = 0xffffffffu >> -shift;
4658 imm = 0xffffffffu << shift;
4664 tcg_gen_andi_i32(cpu_T[0], cpu_T[0], imm);
4665 tcg_gen_andi_i32(tmp, tmp, ~imm);
4678 imm = (uint16_t)shift;
4679 imm |= imm << 16;
4680 tmp2 = tcg_const_i32(imm);
4684 imm = (uint32_t)shift;
4685 tmp2 = tcg_const_i32(imm);
4754 imm = (0xffu >> (8 - shift));
4755 imm |= imm << 16;
4757 imm = 0xffff >> (16 - shift);
4759 imm64 = imm | (((uint64_t)imm) << 32);
4790 imm = (u << 7) | ((insn >> 12) & 0x70) | (insn & 0xf);
4797 imm <<= 8;
4800 imm <<= 16;
4803 imm <<= 24;
4806 imm |= imm << 16;
4809 imm = (imm << 8) | (imm << 24);
4812 imm = (imm < 8) | 0xff;
4815 imm = (imm << 16) | 0xffff;
4818 imm |= (imm << 8) | (imm << 16) | (imm << 24);
4820 imm = ~imm;
4823 imm = ((imm & 0x80) << 24) | ((imm & 0x3f) << 19)
4824 | ((imm & 0x40) ? (0x1f << 25) : (1 << 30));
4828 imm = ~imm;
4831 gen_op_movl_T1_im(imm);
4839 tcg_gen_andi_i32(tmp, tmp, imm);
4841 tcg_gen_ori_i32(tmp, tmp, imm);
4850 if (imm & (1 << (n + (pass & 1) * 4)))
4855 tcg_gen_movi_i32(tmp, imm);
5166 imm = (insn >> 8) & 0xf;
5169 if (imm > 7 && !q)
5172 if (imm == 0) {
5177 } else if (imm == 8) {
5184 if (imm < 8) {
5191 tcg_gen_shri_i64(cpu_V0, cpu_V0, (imm & 7) * 8);
5192 tcg_gen_shli_i64(cpu_V1, tmp64, 64 - ((imm & 7) * 8));
5194 if (imm < 8) {
5198 imm -= 8;
5200 tcg_gen_shli_i64(cpu_V1, cpu_V1, 64 - (imm * 8));
5201 tcg_gen_shri_i64(tmp64, tmp64, imm * 8);
5206 tcg_gen_shri_i64(cpu_V0, cpu_V0, imm * 8);
5208 tcg_gen_shli_i64(cpu_V1, cpu_V1, 64 - (imm * 8));
7147 uint32_t insn, imm, shift, offset;
7824 imm = 0;
7833 imm = CPSR_A | CPSR_I | CPSR_F;
7837 imm |= (insn & 0x1f);
7840 gen_op_movl_T0_im(imm);
7917 imm = insn & 0x1f;
7927 imm++;
7928 if (shift + imm > 32)
7930 if (imm < 32)
7931 gen_sbfx(tmp, shift, imm);
7934 imm++;
7935 if (shift + imm > 32)
7937 if (imm < 32)
7938 gen_ubfx(tmp, shift, (1u << imm) - 1);
7941 if (imm < shift)
7943 imm = imm + 1 - shift;
7944 if (imm != 32) {
7946 gen_bfi(tmp, tmp2, tmp, shift, (1u << imm) - 1);
7959 tmp2 = tcg_const_i32(imm);
7977 imm = ((insn & 0x04000000) >> 15)
7981 imm |= (insn >> 4) & 0xf000;
7986 tcg_gen_ori_i32(tmp, tmp, imm << 16);
7990 tcg_gen_movi_i32(tmp, imm);
7997 offset -= imm;
7999 offset += imm;
8005 tcg_gen_subi_i32(tmp, tmp, imm);
8007 tcg_gen_addi_i32(tmp, tmp, imm);
8016 imm = (insn & 0xff);
8022 imm |= imm << 16;
8025 imm |= imm << 16;
8026 imm <<= 8;
8029 imm |= imm << 16;
8030 imm |= imm << 8;
8033 shift = (shift << 1) | (imm >> 7);
8034 imm |= 0x80;
8035 imm = imm << (32 - shift);
8039 gen_op_movl_T1_im(imm);
8071 imm = s->pc & 0xfffffffc;
8073 imm += insn & 0xfff;
8075 imm -= insn & 0xfff;
8076 tcg_gen_movi_i32(addr, imm);
8081 imm = insn & 0xfff;
8082 tcg_gen_addi_i32(addr, addr, imm);
8085 imm = insn & 0xff;
8098 tcg_gen_addi_i32(addr, addr, -imm);
8101 tcg_gen_addi_i32(addr, addr, imm);
8105 imm = -imm;
8112 imm = -imm;
8115 tcg_gen_addi_i32(addr, addr, imm);
8158 tcg_gen_addi_i32(addr, addr, imm);