Searched refs:d15 (Results 1 - 25 of 49) sorted by last modified time

12

/external/webkit/Source/JavaScriptCore/assembler/
H A DARMAssembler.h74 d15, enumerator in enum:JSC::ARMRegisters::__anon14301
H A DARMv7Assembler.h110 d15, enumerator in enum:JSC::ARMRegisters::__anon14310
/external/valgrind/main/none/tests/arm/
H A Dneon128.c1335 TESTINSN_bin("vmul.i32 q4, q8, d15[1]", q4, q8, i32, (1 << 31) + 1, d15, i32, (1 << 31) + 2);
1346 TESTINSN_bin("vmla.i32 q4, q8, d15[1]", q4, q8, i32, (1 << 31) + 1, d15, i32, (1 << 31) + 2);
1357 TESTINSN_bin("vmls.i32 q4, q8, d15[1]", q4, q8, i32, (1 << 31) + 1, d15, i32, (1 << 31) + 2);
1368 TESTINSN_bin("vmull.s32 q4, d7, d15[1]", q4, d7, i32, (1 << 31) + 1, d15, i32, (1 << 31) + 2);
1377 TESTINSN_bin("vmull.u32 q4, d7, d15[1]", q4, d7, i32, (1 << 31) + 1, d15, i3
[all...]
H A Dneon128.stdout.exp1416 vmul.i32 q4, q8, d15[1] :: Qd 0x80000002 0x80000002 0x80000002 0x80000002 Qm (i32)0x80000001 Qn (i32)0x80000002
1426 vmla.i32 q4, q8, d15[1] :: Qd 0xd5555557 0xd5555557 0xd5555557 0xd5555557 Qm (i32)0x80000001 Qn (i32)0x80000002
1436 vmls.i32 q4, q8, d15[1] :: Qd 0xd5555553 0xd5555553 0xd5555553 0xd5555553 Qm (i32)0x80000001 Qn (i32)0x80000002
1446 vmull.s32 q4, d7, d15[1] :: Qd 0x3ffffffe 0x80000002 0x3ffffffe 0x80000002 Qm (i32)0x80000001 Qn (i32)0x80000002
1455 vmull.u32 q4, d7, d15[1] :: Qd 0x40000001 0x80000002 0x40000001 0x80000002 Qm (i32)0x80000001 Qn (i32)0x80000002
1465 vmlal.s32 q4, d7, d15[1] :: Qd 0x95555553 0xd5555557 0x95555553 0xd5555557 Qm (i32)0x80000001 Qn (i32)0x80000002
1474 vmlal.u32 q4, d7, d15[1] :: Qd 0x95555556 0xd5555557 0x95555556 0xd5555557 Qm (i32)0x80000001 Qn (i32)0x80000002
1484 vmlsl.s32 q4, d7, d15[1] :: Qd 0x15555556 0xd5555553 0x15555556 0xd5555553 Qm (i32)0x80000001 Qn (i32)0x80000002
1493 vmlsl.u32 q4, d7, d15[1] :: Qd 0x15555553 0xd5555553 0x15555553 0xd5555553 Qm (i32)0x80000001 Qn (i32)0x80000002
2228 vqdmull.s32 q10, d11, d15
[all...]
H A Dneon64.c625 TESTINSN_imm("vmov.i64 d15", d15, 0xFF0000FF00FFFF00);
639 TESTINSN_imm("vmvn.i64 d15", d15, 0xFF0000FF00FFFF00);
647 TESTINSN_imm("vorr.i32 d15", d15, 0x7000000);
655 TESTINSN_imm("vbic.i32 d15", d15, 0x7000000);
659 TESTINSN_un("vmvn d10, d15", d10, d15, i3
[all...]
H A Dneon64.stdout.exp20 vmov.i64 d15, #0xFF0000FF00FFFF00 :: Qd 0xff0000ff 0x00ffff00
21 vmov.i64 d15, #0xFF0000FF00FFFF00 :: Qd 0xff0000ff 0x00ffff00
45 vmvn.i64 d15, #0xFF0000FF00FFFF00 :: Qd 0x00ffff00 0xff0000ff
46 vmvn.i64 d15, #0xFF0000FF00FFFF00 :: Qd 0x00ffff00 0xff0000ff
58 vorr.i32 d15, #0x7000000 :: Qd 0x57555555 0x57555555
59 vorr.i32 d15, #0x7000000 :: Qd 0x171b1a1b 0x171f1e1f
71 vbic.i32 d15, #0x7000000 :: Qd 0x50555555 0x50555555
72 vbic.i32 d15, #0x7000000 :: Qd 0x101b1a1b 0x101f1e1f
76 vmvn d10, d15 :: Qd 0xffffffe7 0xffffffe7 Qm (i32)0x00000018
77 vmvn d10, d15
[all...]
H A Dvfp.c1090 TESTINSN_scalar_to_core("vmov.32 r5, d15[1]", r5, d15, i32, 0x11223344);
1132 TESTINSN_bin_f64("vmla.f64 d10, d13, d15", d10, d13, i32, f2u0(NAN), f2u1(NAN), d15, i32, f2u0(0.0), f2u1(0.0));
1133 TESTINSN_bin_f64("vmla.f64 d10, d13, d15", d10, d13, i32, f2u0(NAN), f2u1(NAN), d15, i32, f2u0(NAN), f2u1(NAN));
1138 TESTINSN_bin_f64("vmla.f64 d30, d15, d2", d30, d15, i32, f2u0(-45667.24), f2u1(-45667.24), d2, i32, f2u0(-248562.76), f2u1(-248562.76));
1141 TESTINSN_bin_f64("vmla.f64 d29, d15, d7", d29, d15, i3
[all...]
H A Dvfp.stdout.exp80 vmov.32 r5, d15[1] :: Rd 0x11223344 Qm (i32)0x11223344
121 vmla.f64 d10, d13, d15 :: Qd 0x7ff80000 0x00000000 Qm 0x7ff80000 00000000 Qn 0x00000000 00000000
122 vmla.f64 d10, d13, d15 :: Qd 0x7ff80000 0x00000000 Qm 0x7ff80000 00000000 Qn 0x7ff80000 00000000
127 vmla.f64 d30, d15, d2 :: Qd 0x420524a9 0x817febf4 Qm 0xc0e64c67 ae147ae1 Qn 0xc10e5796 147ae148
130 vmla.f64 d29, d15, d7 :: Qd 0x41b65928 0xd6020000 Qm 0x406ac000 00000000 Qn 0x413abc01 00000000
140 vmla.f64 d20, d13, d15 :: Qd 0x7ff80000 0x00000000 Qm 0xfff00000 00000000 Qn 0x00000000 00000000
141 vmla.f64 d10, d23, d15 :: Qd 0x7ff80000 0x00000000 Qm 0x7ff00000 00000000 Qn 0x00000000 00000000
170 vnmla.f64 d10, d13, d15 :: Qd 0xfff80000 0x00000000 Qm 0x7ff80000 00000000 Qn 0x00000000 00000000
171 vnmla.f64 d10, d13, d15 :: Qd 0xfff80000 0x00000000 Qm 0x7ff80000 00000000 Qn 0x7ff80000 00000000
176 vnmla.f64 d30, d15, d
[all...]
/external/v8/test/cctest/
H A Dtest-disasm-arm.cc504 COMPARE(vldr(d15, r10, 1020),
505 "ed9afbff vldr d15, [r10 + 4*255]");
510 COMPARE(vstr(d15, r10, 1020),
511 "ed8afbff vstr d15, [r10 + 4*255]");
530 COMPARE(vstm(ia, r2, d0, d15),
531 "ec820b20 vstmia r2, {d0-d15}");
532 COMPARE(vldm(ia, r3, d0, d15),
533 "ec930b20 vldmia r3, {d0-d15}");
/external/v8/src/arm/
H A Dassembler-arm.h197 // d15: scratch register.
235 // Supporting d0 to d15, can be later extended to d31.
273 // Support for the VFP registers s0 to s31 (d0 to d15).
324 const DwVfpRegister d15 = { 15 }; member in namespace:v8::internal
330 #define kLastCalleeSavedDoubleReg d15
332 #define kScratchDoubleReg d15
H A Dsimulator-arm.h144 d8, d9, d10, d11, d12, d13, d14, d15, enumerator in enum:v8::internal::Simulator::Register
/external/openssl/crypto/sha/asm/
H A Dsha512-armv4.pl542 vstmdb sp!,{d8-d15} @ ABI specification says so
567 vldmia sp!,{d8-d15} @ epilogue
H A Dsha512-armv4.s446 vstmdb sp!,{d8-d15} @ ABI specification says so
1007 vld1.64 {d15},[r1]! @ handles unaligned
1016 vrev64.8 d15,d15
1032 vadd.i64 d27,d15
1730 vld1.64 {d15},[r1]! @ handles unaligned
1755 vadd.i64 d27,d15
1777 vldmia sp!,{d8-d15} @ epilogue
/external/llvm/test/MC/ARM/
H A Dneon-add-encoding.s73 vhadd.u16 d15, d20
86 @ CHECK: vhadd.u16 d15, d15, d20 @ encoding: [0x24,0xf0,0x1f,0xf3]
H A Dneon-minmax-encoding.s7 vmax.u16 d13, d14, d15
15 vmax.u16 d14, d15
39 @ CHECK: vmax.u16 d13, d14, d15 @ encoding: [0x0f,0xd6,0x1e,0xf3]
46 @ CHECK: vmax.u16 d14, d14, d15 @ encoding: [0x0f,0xe6,0x1e,0xf3]
69 vmin.u16 d13, d14, d15
77 vmin.u16 d14, d15
101 @ CHECK: vmin.u16 d13, d14, d15 @ encoding: [0x1f,0xd6,0x1e,0xf3]
108 @ CHECK: vmin.u16 d14, d14, d15 @ encoding: [0x1f,0xe6,0x1e,0xf3]
H A Dneon-shift-encoding.s119 vsra.s16 d15, #15
136 @ CHECK: vsra.s16 d15, d15, #15 @ encoding: [0x1f,0xf1,0x91,0xf2]
155 vsra.u16 d15, #15
172 @ CHECK: vsra.u16 d15, d15, #15 @ encoding: [0x1f,0xf1,0x91,0xf3]
191 vsri.16 d15, #15
208 @ CHECK: vsri.16 d15, d15, #15 @ encoding: [0x1f,0xf4,0x91,0xf3]
227 vsli.16 d15, #1
[all...]
H A Dneon-shiftaccum-encoding.s4 vsra.s16 d15, d14, #16
13 vsra.u32 d12, d15, #22
31 vsra.u32 d15, #22
39 @ CHECK: vsra.s16 d15, d14, #16 @ encoding: [0x1e,0xf1,0x90,0xf2]
48 @ CHECK: vsra.u32 d12, d15, #22 @ encoding: [0x1f,0xc1,0xaa,0xf3]
65 @ CHECK: vsra.u32 d15, d15, #22 @ encoding: [0x1f,0xf1,0xaa,0xf3]
76 vrsra.u8 d15, d22, #8
111 @ CHECK: vrsra.u8 d15, d22, #8 @ encoding: [0x36,0xf3,0x88,0xf3]
145 vsli.64 d14, d15, #6
[all...]
H A Dneon-sub-encoding.s16 vsub.i32 d15, d23
38 @ CHECK: vsub.i32 d15, d15, d23 @ encoding: [0x27,0xf8,0x2f,0xf3]
140 vhsub.u16 d15, d20
153 @ CHECK: vhsub.u16 d15, d15, d20 @ encoding: [0x24,0xf2,0x1f,0xf3]
H A Dneon-vld-encoding.s147 @ CHECK: vld2.32 {d14, d15, d16, d17}, [r0, :256]! @ encoding: [0xbd,0xe3,0x20,0xf4]
154 @ CHECK: vld2.32 {d14, d15, d16, d17}, [r0, :256], r6 @ encoding: [0xb6,0xe3,0x20,0xf4]
H A Dneon-vst-encoding.s42 vst2.32 {d14, d15}, [r0]!
55 @ CHECK: vst2.32 {d14, d15}, [r0]! @ encoding: [0x8d,0xe8,0x00,0xf4]
H A Dneont2-dup-encoding.s6 vdup.16 d15, r2
13 @ CHECK: vdup.16 d15, r2 @ encoding: [0x8f,0xee,0x30,0x2b]
H A Dneont2-minmax-encoding.s9 vmax.u16 d13, d14, d15
17 vmax.u16 d14, d15
41 @ CHECK: vmax.u16 d13, d14, d15 @ encoding: [0x1e,0xff,0x0f,0xd6]
48 @ CHECK: vmax.u16 d14, d14, d15 @ encoding: [0x1e,0xff,0x0f,0xe6]
71 vmin.u16 d13, d14, d15
79 vmin.u16 d14, d15
103 @ CHECK: vmin.u16 d13, d14, d15 @ encoding: [0x1e,0xff,0x1f,0xd6]
110 @ CHECK: vmin.u16 d14, d14, d15 @ encoding: [0x1e,0xff,0x1f,0xe6]
H A Dneont2-pairwise-encoding.s20 vpaddl.u32 d6, d15
33 @ CHECK: vpaddl.u32 d6, d15 @ encoding: [0xb8,0xff,0x8f,0x62]
74 vpmin.u32 d21, d24, d15
82 @ CHECK: vpmin.u32 d21, d24, d15 @ encoding: [0x68,0xff,0x9f,0x5a]
88 vpmax.s32 d5, d22, d15
96 @ CHECK: vpmax.s32 d5, d22, d15 @ encoding: [0x26,0xef,0x8f,0x5a]
H A Dneont2-shiftaccum-encoding.s6 vsra.s16 d15, d14, #16
15 vsra.u32 d12, d15, #22
33 vsra.u32 d15, #22
41 @ CHECK: vsra.s16 d15, d14, #16 @ encoding: [0x90,0xef,0x1e,0xf1]
50 @ CHECK: vsra.u32 d12, d15, #22 @ encoding: [0xaa,0xff,0x1f,0xc1]
67 @ CHECK: vsra.u32 d15, d15, #22 @ encoding: [0xaa,0xff,0x1f,0xf1]
79 vrsra.u8 d15, d22, #8
114 @ CHECK: vrsra.u8 d15, d22, #8 @ encoding: [0x88,0xff,0x36,0xf3]
148 vsli.64 d14, d15, #6
[all...]
H A Dsimple-fp-encoding.s210 vmov d15, r1, r2
212 vmov r1, r2, d15
214 @ CHECK: vmov d15, r1, r2 @ encoding: [0x1f,0x1b,0x42,0xec]
216 @ CHECK: vmov r1, r2, d15 @ encoding: [0x1f,0x1b,0x52,0xec]
287 @ CHECK: vpush {d8, d9, d10, d11, d12, d13, d14, d15} @ encoding: [0x10,0x8b,0x2d,0xed]
345 vcvt.s16.f64 d15, d15, #16
363 @ CHECK: vcvt.s16.f64 d15, d15, #16 @ encoding: [0x40,0xfb,0xbe,0xee]

Completed in 209 milliseconds

12