Lines Matching defs:EmitType01
30 EmitType01(cond, so.type(), AND, 0, rn, rd, so);
36 EmitType01(cond, so.type(), EOR, 0, rn, rd, so);
42 EmitType01(cond, so.type(), SUB, 0, rn, rd, so);
47 EmitType01(cond, so.type(), RSB, 0, rn, rd, so);
52 EmitType01(cond, so.type(), RSB, 1, rn, rd, so);
58 EmitType01(cond, so.type(), ADD, 0, rn, rd, so);
64 EmitType01(cond, so.type(), ADD, 1, rn, rd, so);
70 EmitType01(cond, so.type(), SUB, 1, rn, rd, so);
76 EmitType01(cond, so.type(), ADC, 0, rn, rd, so);
82 EmitType01(cond, so.type(), SBC, 0, rn, rd, so);
88 EmitType01(cond, so.type(), RSC, 0, rn, rd, so);
94 EmitType01(cond, so.type(), TST, 1, rn, R0, so);
100 EmitType01(cond, so.type(), TEQ, 1, rn, R0, so);
105 EmitType01(cond, so.type(), CMP, 1, rn, R0, so);
110 EmitType01(cond, so.type(), CMN, 1, rn, R0, so);
116 EmitType01(cond, so.type(), ORR, 0, rn, rd, so);
122 EmitType01(cond, so.type(), ORR, 1, rn, rd, so);
127 EmitType01(cond, so.type(), MOV, 0, R0, rd, so);
132 EmitType01(cond, so.type(), MOV, 1, R0, rd, so);
138 EmitType01(cond, so.type(), BIC, 0, rn, rd, so);
143 EmitType01(cond, so.type(), MVN, 0, R0, rd, so);
148 EmitType01(cond, so.type(), MVN, 1, R0, rd, so);
500 EmitType01(AL, 1, TST, 1, PC, R0, ShifterOperand(0));
514 void Arm32Assembler::EmitType01(Condition cond,