Lines Matching defs:isReg
32 static bool isReg(const MCInst &MI, unsigned OpNo) {
33 assert(MI.getOperand(OpNo).isReg() && "Register operand expected.");
191 if (Op.isReg()) {
276 return (isReg<Mips::ZERO>(MI, 0) && isReg<Mips::ZERO>(MI, 1) &&
278 (isReg<Mips::ZERO>(MI, 1) && printAlias("beqz", MI, 0, 2, OS));
281 return isReg<Mips::ZERO_64>(MI, 1) && printAlias("beqz", MI, 0, 2, OS);
284 return isReg<Mips::ZERO>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
287 return isReg<Mips::ZERO_64>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
290 return isReg<Mips::ZERO>(MI, 0) && printAlias("bal", MI, 1, OS);
293 return isReg<Mips::FCC0>(MI, 0) && printAlias("bc1t", MI, 1, OS);
296 return isReg<Mips::FCC0>(MI, 0) && printAlias("bc1f", MI, 1, OS);
299 return isReg<Mips::RA>(MI, 0) && printAlias("jalr", MI, 1, OS);
302 return isReg<Mips::RA_64>(MI, 0) && printAlias("jalr", MI, 1, OS);
306 return isReg<Mips::ZERO>(MI, 2) && printAlias("not", MI, 0, 1, OS);
309 return isReg<Mips::ZERO_64>(MI, 2) && printAlias("not", MI, 0, 1, OS);
312 return isReg<Mips::ZERO>(MI, 2) && printAlias("move", MI, 0, 1, OS);
320 if (MI->getOperand(i).isReg())