Lines Matching refs:fm

1253                      const FPRegister& fm) {
1254 FPDataProcessing2Source(fd, fn, fm, FADD);
1260 const FPRegister& fm) {
1261 FPDataProcessing2Source(fd, fn, fm, FSUB);
1267 const FPRegister& fm) {
1268 FPDataProcessing2Source(fd, fn, fm, FMUL);
1274 const FPRegister& fm,
1276 FPDataProcessing3Source(fd, fn, fm, fa, fd.Is32Bits() ? FMADD_s : FMADD_d);
1282 const FPRegister& fm,
1284 FPDataProcessing3Source(fd, fn, fm, fa, fd.Is32Bits() ? FMSUB_s : FMSUB_d);
1290 const FPRegister& fm,
1292 FPDataProcessing3Source(fd, fn, fm, fa, fd.Is32Bits() ? FNMADD_s : FNMADD_d);
1298 const FPRegister& fm,
1300 FPDataProcessing3Source(fd, fn, fm, fa, fd.Is32Bits() ? FNMSUB_s : FNMSUB_d);
1306 const FPRegister& fm) {
1307 FPDataProcessing2Source(fd, fn, fm, FDIV);
1313 const FPRegister& fm) {
1314 FPDataProcessing2Source(fd, fn, fm, FMAX);
1320 const FPRegister& fm) {
1321 FPDataProcessing2Source(fd, fn, fm, FMAXNM);
1327 const FPRegister& fm) {
1328 FPDataProcessing2Source(fd, fn, fm, FMIN);
1334 const FPRegister& fm) {
1335 FPDataProcessing2Source(fd, fn, fm, FMINNM);
1389 const FPRegister& fm) {
1390 VIXL_ASSERT(fn.size() == fm.size());
1391 Emit(FPType(fn) | FCMP | Rm(fm) | Rn(fn));
1407 const FPRegister& fm,
1410 VIXL_ASSERT(fn.size() == fm.size());
1411 Emit(FPType(fn) | FCCMP | Rm(fm) | Cond(cond) | Rn(fn) | Nzcv(nzcv));
1417 const FPRegister& fm,
1420 VIXL_ASSERT(fd.size() == fm.size());
1421 Emit(FPType(fd) | FCSEL | Rm(fm) | Cond(cond) | Rn(fn) | Rd(fd));
1729 const FPRegister& fm,
1732 VIXL_ASSERT(fd.size() == fm.size());
1733 Emit(FPType(fd) | op | Rm(fm) | Rn(fn) | Rd(fd));
1739 const FPRegister& fm,
1742 VIXL_ASSERT(AreSameSizeAndType(fd, fn, fm, fa));
1743 Emit(FPType(fd) | op | Rm(fm) | Rn(fn) | Rd(fd) | Ra(fa));