Cross Reference: /external/vixl/src/a64/macro-assembler-a64.h

Lines Matching refs:rn
100            const Register& rn,
103             const Register& rn,
106            const Register& rn,
109             const Register& rn,
112            const Register& rn,
115            const Register& rn,
118            const Register& rn,
121            const Register& rn,
123   void Tst(const Register& rn, const Operand& operand);
125                     const Register& rn,
131            const Register& rn,
134             const Register& rn,
137            const Register& rn,
140             const Register& rn,
142   void Cmn(const Register& rn, const Operand& operand);
143   void Cmp(const Register& rn, const Operand& operand);
150                    const Register& rn,
157            const Register& rn,
160             const Register& rn,
163            const Register& rn,
166             const Register& rn,
173                             const Register& rn,
192   void Ccmp(const Register& rn,
196   void Ccmn(const Register& rn,
200   void ConditionalCompareMacro(const Register& rn,
206             const Register& rn,
348   void Asr(const Register& rd, const Register& rn, unsigned shift) {
351     VIXL_ASSERT(!rn.IsZero());
352     asr(rd, rn, shift);
354   void Asr(const Register& rd, const Register& rn, const Register& rm) {
357     VIXL_ASSERT(!rn.IsZero());
359     asrv(rd, rn, rm);
390            const Register& rn,
395     VIXL_ASSERT(!rn.IsZero());
396     bfi(rd, rn, lsb, width);
399              const Register& rn,
404     VIXL_ASSERT(!rn.IsZero());
405     bfxil(rd, rn, lsb, width);
439   void Cinc(const Register& rd, const Register& rn, Condition cond) {
442     VIXL_ASSERT(!rn.IsZero());
443     cinc(rd, rn, cond);
445   void Cinv(const Register& rd, const Register& rn, Condition cond) {
448     VIXL_ASSERT(!rn.IsZero());
449     cinv(rd, rn, cond);
451   void Cls(const Register& rd, const Register& rn) {
454     VIXL_ASSERT(!rn.IsZero());
455     cls(rd, rn);
457   void Clz(const Register& rd, const Register& rn) {
460     VIXL_ASSERT(!rn.IsZero());
461     clz(rd, rn);
463   void Cneg(const Register& rd, const Register& rn, Condition cond) {
466     VIXL_ASSERT(!rn.IsZero());
467     cneg(rd, rn, cond);
480              const Register& rn,
485     VIXL_ASSERT(!rn.IsZero());
488     csinc(rd, rn, rm, cond);
491              const Register& rn,
496     VIXL_ASSERT(!rn.IsZero());
499     csinv(rd, rn, rm, cond);
502              const Register& rn,
507     VIXL_ASSERT(!rn.IsZero());
510     csneg(rd, rn, rm, cond);
521             const Register& rn,
526     VIXL_ASSERT(!rn.IsZero());
528     extr(rd, rn, rm, lsb);
637   void Fmov(FPRegister fd, Register rn) {
639     VIXL_ASSERT(!rn.IsZero());
640     fmov(fd, rn);
772   void Lsl(const Register& rd, const Register& rn, unsigned shift) {
775     VIXL_ASSERT(!rn.IsZero());
776     lsl(rd, rn, shift);
778   void Lsl(const Register& rd, const Register& rn, const Register& rm) {
781     VIXL_ASSERT(!rn.IsZero());
783     lslv(rd, rn, rm);
785   void Lsr(const Register& rd, const Register& rn, unsigned shift) {
788     VIXL_ASSERT(!rn.IsZero());
789     lsr(rd, rn, shift);
791   void Lsr(const Register& rd, const Register& rn, const Register& rm) {
794     VIXL_ASSERT(!rn.IsZero());
796     lsrv(rd, rn, rm);
799             const Register& rn,
804     VIXL_ASSERT(!rn.IsZero());
807     madd(rd, rn, rm, ra);
809   void Mneg(const Register& rd, const Register& rn, const Register& rm) {
812     VIXL_ASSERT(!rn.IsZero());
814     mneg(rd, rn, rm);
816   void Mov(const Register& rd, const Register& rn) {
818     mov(rd, rn);
836             const Register& rn,
841     VIXL_ASSERT(!rn.IsZero());
844     msub(rd, rn, rm, ra);
846   void Mul(const Register& rd, const Register& rn, const Register& rm) {
849     VIXL_ASSERT(!rn.IsZero());
851     mul(rd, rn, rm);
857   void Rbit(const Register& rd, const Register& rn) {
860     VIXL_ASSERT(!rn.IsZero());
861     rbit(rd, rn);
868   void Rev(const Register& rd, const Register& rn) {
871     VIXL_ASSERT(!rn.IsZero());
872     rev(rd, rn);
874   void Rev16(const Register& rd, const Register& rn) {
877     VIXL_ASSERT(!rn.IsZero());
878     rev16(rd, rn);
880   void Rev32(const Register& rd, const Register& rn) {
883     VIXL_ASSERT(!rn.IsZero());
884     rev32(rd, rn);
892   void Ror(const Register& rd, const Register& rn, const Register& rm) {
895     VIXL_ASSERT(!rn.IsZero());
897     rorv(rd, rn, rm);
900              const Register& rn,
905     VIXL_ASSERT(!rn.IsZero());
906     sbfiz(rd, rn, lsb, width);
909             const Register& rn,
914     VIXL_ASSERT(!rn.IsZero());
915     sbfx(rd, rn, lsb, width);
917   void Scvtf(const FPRegister& fd, const Register& rn, unsigned fbits = 0) {
919     VIXL_ASSERT(!rn.IsZero());
920     scvtf(fd, rn, fbits);
922   void Sdiv(const Register& rd, const Register& rn, const Register& rm) {
925     VIXL_ASSERT(!rn.IsZero());
927     sdiv(rd, rn, rm);
930               const Register& rn,
935     VIXL_ASSERT(!rn.IsZero());
938     smaddl(rd, rn, rm, ra);
941               const Register& rn,
946     VIXL_ASSERT(!rn.IsZero());
949     smsubl(rd, rn, rm, ra);
951   void Smull(const Register& rd, const Register& rn, const Register& rm) {
954     VIXL_ASSERT(!rn.IsZero());
956     smull(rd, rn, rm);
977   void Sxtb(const Register& rd, const Register& rn) {
980     VIXL_ASSERT(!rn.IsZero());
981     sxtb(rd, rn);
983   void Sxth(const Register& rd, const Register& rn) {
986     VIXL_ASSERT(!rn.IsZero());
987     sxth(rd, rn);
989   void Sxtw(const Register& rd, const Register& rn) {
992     VIXL_ASSERT(!rn.IsZero());
993     sxtw(rd, rn);
1006              const Register& rn,
1011     VIXL_ASSERT(!rn.IsZero());
1012     ubfiz(rd, rn, lsb, width);
1015             const Register& rn,
1020     VIXL_ASSERT(!rn.IsZero());
1021     ubfx(rd, rn, lsb, width);
1023   void Ucvtf(const FPRegister& fd, const Register& rn, unsigned fbits = 0) {
1025     VIXL_ASSERT(!rn.IsZero());
1026     ucvtf(fd, rn, fbits);
1028   void Udiv(const Register& rd, const Register& rn, const Register& rm) {
1031     VIXL_ASSERT(!rn.IsZero());
1033     udiv(rd, rn, rm);
1036               const Register& rn,
1041     VIXL_ASSERT(!rn.IsZero());
1044     umaddl(rd, rn, rm, ra);
1047               const Register& rn,
1052     VIXL_ASSERT(!rn.IsZero());
1055     umsubl(rd, rn, rm, ra);
1067   void Uxtb(const Register& rd, const Register& rn) {
1070     VIXL_ASSERT(!rn.IsZero());
1071     uxtb(rd, rn);
1073   void Uxth(const Register& rd, const Register& rn) {
1076     VIXL_ASSERT(!rn.IsZero());
1077     uxth(rd, rn);
1079   void Uxtw(const Register& rd, const Register& rn) {
1082     VIXL_ASSERT(!rn.IsZero());
1083     uxtw(rd, rn);