Cross Reference: /external/valgrind/VEX/priv/host_amd64

Lines Matching refs:arg1
972       if ((e->Iex.Binop.op == Iop_Sub64 && isZeroU64(e->Iex.Binop.arg1))
973           || (e->Iex.Binop.op == Iop_Sub32 && isZeroU32(e->Iex.Binop.arg1))) {
1002          HReg reg      = iselIntExpr_R(env, e->Iex.Binop.arg1);
1024          HReg regL   = iselIntExpr_R(env, e->Iex.Binop.arg1);
1224          HReg argL = iselIntExpr_R(env, e->Iex.Binop.arg1);
1239          HReg src1 = iselIntExpr_R(env, e->Iex.Binop.arg1);
1260          HReg left64 = iselIntExpr_R(env, e->Iex.Binop.arg1);
1276          HReg hi32s = iselIntExpr_R(env, e->Iex.Binop.arg1);
1290          HReg hi16s = iselIntExpr_R(env, e->Iex.Binop.arg1);
1305          HReg hi8s = iselIntExpr_R(env, e->Iex.Binop.arg1);
1325          HReg a32s  = iselIntExpr_R(env, e->Iex.Binop.arg1);
1350          HReg fL = iselDblExpr(env, e->Iex.Binop.arg1);
1365          set_SSE_rounding_mode( env, e->Iex.Binop.arg1 );
1423          IRExpr* argL = e->Iex.Unop.arg->Iex.Binop.arg1;
1882          HReg        arg1   = iselDblExpr(env, triop->arg2);
1892          addInstr(env, AMD64Instr_SseLdSt(False/*store*/, 8, arg1, m8_rsp));
1993          HReg r1 = iselIntExpr_R(env, e->Iex.Binop.arg1);
1994          HReg r2 = iselIntExpr_R(env, e->Iex.Binop.arg2->Iex.Binop.arg1 );
2005       HReg r1 = iselIntExpr_R(env, e->Iex.Binop.arg1);
2324          HReg      r1   = iselIntExpr_R(env, e->Iex.Binop.arg1);
2332          HReg      r1   = iselIntExpr_R(env, e->Iex.Binop.arg1);
2352       HReg      r1   = iselIntExpr_R(env, e->Iex.Binop.arg1);
2369        && e->Iex.Binop.arg1->tag == Iex_CCall
2371       IRExpr* cal = e->Iex.Binop.arg1;
2404       HReg      r1   = iselIntExpr_R(env, e->Iex.Binop.arg1);
2430       HReg      r1   = iselIntExpr_R(env, e->Iex.Binop.arg1);
2497             AMD64RM* rmLeft = iselIntExpr_RM(env, e->Iex.Binop.arg1);
2519             iselInt128Expr(&sHi,&sLo, env, e->Iex.Binop.arg1);
2532             *rHi = iselIntExpr_R(env, e->Iex.Binop.arg1);
2590       set_SSE_rounding_mode( env, e->Iex.Binop.arg1 );
2625       set_FPU_rounding_mode( env, e->Iex.Binop.arg1 );
2895       set_FPU_rounding_mode( env, e->Iex.Binop.arg1 );
2920       HReg        arg1   = iselDblExpr(env, triop->arg2);
2930                        False/*store*/, 8, arg2first ? arg2 : arg1, m8_rsp));
2935                        False/*store*/, 8, arg2first ? arg1 : arg2, m8_rsp));
2973       set_SSE_rounding_mode( env, e->Iex.Binop.arg1 );
3322          HReg srcV = iselVecExpr(env, e->Iex.Binop.arg1);
3334          HReg srcV = iselVecExpr(env, e->Iex.Binop.arg1);
3347          AMD64RI*    qHi = iselIntExpr_RI(env, e->Iex.Binop.arg1);
3365          HReg argL = iselVecExpr(env, e->Iex.Binop.arg1);
3381          HReg argL = iselVecExpr(env, e->Iex.Binop.arg1);
3400          HReg argL = iselVecExpr(env, e->Iex.Binop.arg1);
3419          HReg argL = iselVecExpr(env, e->Iex.Binop.arg1);
3487          HReg arg1 = iselVecExpr(env, e->Iex.Binop.arg1);
3492             addInstr(env, AMD64Instr_SseReRg(op, arg1, dst));
3494             addInstr(env, mk_vMOVsd_RR(arg1, dst));
3509          HReg        greg = iselVecExpr(env, e->Iex.Binop.arg1);
3561          HReg argL = iselVecExpr(env, e->Iex.Binop.arg1);
3613          HReg argL = iselVecExpr(env, e->Iex.Binop.arg1);
3895          iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
3913          iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
3963          iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
3986          iselDVecExpr(&gregHi, &gregLo, env, e->Iex.Binop.arg1);
4006          *rHi = iselVecExpr(env, e->Iex.Binop.arg1);
4040          iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
4118          iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
4236       /* arg1 is the most significant (Q3), arg4 the least (Q0) */
4238       AMD64RI* q3  = iselIntExpr_RI(env, e->Iex.Qop.details->arg1);