Searched refs:d24 (Results 1 - 25 of 100) sorted by relevance

1234

/external/llvm/test/MC/AArch64/
H A Dneon-scalar-abs.s9 abs d29, d24
11 // CHECK: abs d29, d24 // encoding: [0x1d,0xbb,0xe0,0x5e]
19 fabd d29, d24, d20
23 // CHECK: fabd d29, d24, d20 // encoding: [0x1d,0xd7,0xf4,0x7e]
H A Dneon-scalar-neg.s9 neg d29, d24
11 // CHECK: neg d29, d24 // encoding: [0x1d,0xbb,0xe0,0x7e]
/external/libhevc/common/arm/
H A Dihevc_intra_pred_luma_vert.s202 @vaddl.s8 q0, d24, d26
212 vqmovun.s16 d24, q14
214 @vmovn.u16 d24, q1
221 vbsl d18, d24, d16 @only select row values from q12(predpixel)
231 vshr.s64 d24, d24, #8
237 vbsl d8, d24, d16
241 vshr.s64 d24, d24, #8
262 vbsl d18, d24, d1
[all...]
H A Dihevc_inter_pred_chroma_horz.s120 vdup.8 d24,d2[0] @coeffabs_0 = vdup_lane_u8(coeffabs, 0)
172 vmlsl.u8 q15,d0,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
180 vmlsl.u8 q14,d1,d24
212 vmlsl.u8 q11,d8,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
235 vmlsl.u8 q10,d9,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
248 vmlsl.u8 q15,d0,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
266 vmlsl.u8 q14,d1,d24
297 vmlsl.u8 q11,d8,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
308 vmlsl.u8 q10,d9,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
318 vmlsl.u8 q15,d0,d24
[all...]
H A Dihevc_inter_pred_chroma_horz_w16out.s123 vdup.8 d24,d2[0] @coeffabs_0 = vdup_lane_u8(coeffabs, 0)
192 vmlsl.u8 q15,d0,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
201 vmlsl.u8 q14,d1,d24
232 vmlsl.u8 q11,d8,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
252 vmlsl.u8 q10,d9,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
265 vmlsl.u8 q15,d0,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
278 vmlsl.u8 q14,d1,d24
307 vmlsl.u8 q11,d8,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
318 vmlsl.u8 q10,d9,d24 @mul_res = vmlsl_u8(src[0_2], coeffabs_2)@
328 vmlsl.u8 q15,d0,d24
[all...]
H A Dihevc_inter_pred_chroma_vert_w16inp.s240 vqshrn.s32 d24,q12,#6 @right shift
253 vqrshrun.s16 d24,q12,#6 @rounding shift
259 vst1.32 {d24[0]},[r9] @stores the loaded value
294 vqshrn.s32 d24,q12,#6 @right shift
305 vqrshrun.s16 d24,q12,#6 @rounding shift
316 vst1.32 {d24[0]},[r9] @stores the loaded value
331 vqshrn.s32 d24,q12,#6 @right shift
333 vqrshrun.s16 d24,q12,#6 @rounding shift
335 vst1.32 {d24[0]},[r9] @stores the loaded value
H A Dihevc_inter_pred_filters_luma_vert_w16inp.s125 vdup.16 d24,d0[2] @coeffabs_2 = vdup_lane_u8(coeffabs, 2)@
152 vmlal.s16 q4,d2,d24 @mul_res1 = vmlal_u8(mul_res1, src_tmp3, coeffabs_2)@
168 vmlal.s16 q5,d3,d24 @mul_res2 = vmlal_u8(mul_res2, src_tmp4, coeffabs_2)@
184 vmlal.s16 q6,d4,d24
196 vmlal.s16 q7,d5,d24
224 vmlal.s16 q4,d2,d24 @mul_res1 = vmlal_u8(mul_res1, src_tmp3, coeffabs_2)@
238 vmlal.s16 q5,d3,d24 @mul_res2 = vmlal_u8(mul_res2, src_tmp4, coeffabs_2)@
258 vmlal.s16 q6,d4,d24
281 vmlal.s16 q7,d5,d24
307 vmlal.s16 q4,d2,d24
[all...]
H A Dihevc_inter_pred_luma_vert_w16inp_w16out.s133 vdup.16 d24,d0[2] @coeffabs_2 = vdup_lane_u8(coeffabs, 2)@
162 vmlal.s16 q4,d2,d24 @mul_res1 = vmlal_u8(mul_res1, src_tmp3, coeffabs_2)@
178 vmlal.s16 q5,d3,d24 @mul_res2 = vmlal_u8(mul_res2, src_tmp4, coeffabs_2)@
194 vmlal.s16 q6,d4,d24
207 vmlal.s16 q7,d5,d24
237 vmlal.s16 q4,d2,d24 @mul_res1 = vmlal_u8(mul_res1, src_tmp3, coeffabs_2)@
252 vmlal.s16 q5,d3,d24 @mul_res2 = vmlal_u8(mul_res2, src_tmp4, coeffabs_2)@
273 vmlal.s16 q6,d4,d24
297 vmlal.s16 q7,d5,d24
324 vmlal.s16 q4,d2,d24
[all...]
H A Dihevc_intra_pred_luma_mode_3_to_9.s217 vrshrn.i16 d24, q12, #5 @round shft (row 0)
227 vst1.8 d24, [r2], r3 @st (row 0)
261 vrshrn.i16 d24, q12, #5 @round shft (row 4)
271 vst1.8 d24, [r2], r3 @st (row 4)
339 vst1.8 d24, [r5], r3 @st (row 4)
387 vrshrn.i16 d24, q12, #5 @round shft (row 0)
402 vst1.8 d24, [r2], r3 @st (row 0)
445 vrshrn.i16 d24, q12, #5 @round shft (row 4)
464 vst1.8 d24, [r5], r3 @st (row 4)
465 vrshrn.i16 d24, q1
[all...]
H A Dihevc_intra_pred_chroma_mode2.s154 vrev64.8 d24,d8
180 vst2.8 {d24,d25},[r6],r5
219 vrev64.8 d24,d8
242 vst2.8 {d24,d25},[r6],r5
/external/libhevc/common/arm64/
H A Dihevc_intra_pred_luma_vert.s204 //vaddl.s8 q0, d24, d26
216 //vmovn.u16 d24, q1
233 sshr d24, d24,#8
243 sshr d24, d24,#8
268 sshr d24, d24,#8
281 sshr d24, d24,#
[all...]
/external/llvm/test/MC/ARM/
H A Dpr22395-2.s10 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
15 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
20 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
25 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
30 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
35 @ CHECK: vldmia r0, {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
H A Dneont2-pairwise-encoding.s74 vpmin.u32 d21, d24, d15
82 @ CHECK: vpmin.u32 d21, d24, d15 @ encoding: [0x68,0xff,0x9f,0x5a]
90 vpmax.u16 d7, d24, d13
98 @ CHECK: vpmax.u16 d7, d24, d13 @ encoding: [0x18,0xff,0x8d,0x7a]
H A Deh-directive-vsave.s116 .vsave {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
117 vpush {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
118 vpop {d16, d17, d18, d19, d20, d21, d22, d23, d24, d25, d26, d27, d28, d29, d30, d31}
/external/libavc/encoder/arm/
H A Dih264e_half_pel.s174 vqrshrun.s16 d24, q8, #5 @// (a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 + 16) >> 5 (column2,row1)
178 vst1.8 {d23, d24, d25}, [r1], r3 @//Store dest row1
338 vext.16 d31, d23, d24, #1 @//extract a[5] (set3)
353 vext.16 d31, d24, d25, #1 @//extract a[5] (set4)
356 vext.16 d30, d23, d24, #2 @//extract a[2] (set4)
358 vext.16 d29, d23, d24, #3 @//extract a[3] (set4)
361 vext.16 d28, d23, d24, #1 @//extract a[1] (set4)
366 vmlsl.s16 q13, d24, d0[0] @// a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 (set4)
367 vext.16 d30, d24, d25, #2 @//extract a[2] (set5)
369 vaddl.s16 q11, d31, d24
[all...]
H A Dih264e_evaluate_intra16x16_modes_a9q.s196 vadd.i16 d24, d24, d25 @/DC
204 vpaddl.u16 d24, d24 @/DC
208 vpaddl.u32 d24, d24 @/DC
210 vmov.u32 r10, d24[0] @dc
263 vst1.32 {d24, d25} , [r2], r4 @7
H A Dih264e_evaluate_intra_chroma_modes_a9q.s242 vadd.i16 d24, d24, d25 @/DC
245 vpaddl.u16 d24, d24 @/DC
248 vpaddl.u32 d24, d24 @/DC
254 vmov.u32 r10, d24[0] @dc
310 vst1.32 {d24, d25} , [r2], r4 @2
/external/v8/test/mjsunit/regress/
H A Dregress-4800.js36 var d24 = x + 24.5;
66 result[24] = d24;
/external/libvpx/libvpx/vpx_dsp/arm/
H A Dvpx_convolve8_avg_neon_asm.asm76 vld1.8 {d24}, [r0], r1
82 vtrn.8 d24, d25
87 vmovl.u8 q8, d24
131 MULTIPLY_BY_Q0 q1, d16, d17, d20, d22, d18, d19, d23, d24
132 MULTIPLY_BY_Q0 q2, d17, d20, d22, d18, d19, d23, d24, d26
133 MULTIPLY_BY_Q0 q14, d20, d22, d18, d19, d23, d24, d26, d27
134 MULTIPLY_BY_Q0 q15, d22, d18, d19, d23, d24, d26, d27, d25
218 vld1.u32 {d24[0]}, [r7], r1
221 vld1.u32 {d24[1]}, [r4], r1
224 vmovl.u8 q12, d24
[all...]
H A Dvpx_convolve8_neon_asm.asm76 vld1.8 {d24}, [r0], r1
82 vtrn.8 d24, d25
87 vmovl.u8 q8, d24
123 MULTIPLY_BY_Q0 q1, d16, d17, d20, d22, d18, d19, d23, d24
124 MULTIPLY_BY_Q0 q2, d17, d20, d22, d18, d19, d23, d24, d26
125 MULTIPLY_BY_Q0 q14, d20, d22, d18, d19, d23, d24, d26, d27
126 MULTIPLY_BY_Q0 q15, d22, d18, d19, d23, d24, d26, d27, d25
207 vld1.u32 {d24[0]}, [r7], r1
210 vld1.u32 {d24[1]}, [r4], r1
213 vmovl.u8 q12, d24
[all...]
H A Dloopfilter_mb_neon.asm67 vst1.u8 {d24}, [r8@64], r1 ; store op0
96 vst1.u8 {d24}, [r8@64], r1 ; store op5
190 vst4.8 {d23[0], d24[0], d25[0], d26[0]}, [r8], r1
191 vst4.8 {d23[1], d24[1], d25[1], d26[1]}, [r8], r1
192 vst4.8 {d23[2], d24[2], d25[2], d26[2]}, [r8], r1
193 vst4.8 {d23[3], d24[3], d25[3], d26[3]}, [r8], r1
194 vst4.8 {d23[4], d24[4], d25[4], d26[4]}, [r8], r1
195 vst4.8 {d23[5], d24[5], d25[5], d26[5]}, [r8], r1
196 vst4.8 {d23[6], d24[6], d25[6], d26[6]}, [r8], r1
197 vst4.8 {d23[7], d24[
[all...]
H A Dloopfilter_8_neon.asm201 vabd.u8 d24, d18, d17 ; m6 = abs(q3 - q2)
209 vmax.u8 d23, d23, d24 ; m3 = max(m5, m6)
215 vabd.u8 d24, d6, d7 ; m9 = abs(p0 - q0)
222 vqadd.u8 d24, d24, d24 ; b = abs(p0 - q0) * 2
235 vqadd.u8 d24, d24, d23 ; a = b + a
240 vcge.u8 d24, d0, d24 ;
[all...]
/external/libavc/common/arm/
H A Dih264_inter_pred_luma_horz_qpel_vert_hpel_a9q.s195 vmlsl.s16 q13, d24, d30
217 vmlsl.s16 q13, d24, d30
272 vmlsl.s16 q13, d24, d30
294 vmlsl.s16 q13, d24, d30
358 vmlsl.s16 q15, d18, d24
360 vmlsl.s16 q11, d19, d24
387 vmlsl.s16 q15, d18, d24
389 vmlsl.s16 q11, d19, d24
397 vmov d25, d24
450 vmlsl.s16 q15, d18, d24
[all...]
H A Dih264_inter_pred_filters_luma_horz_a9q.s171 vqrshrun.s16 d24, q8, #5 @// (a0 + a5 + 20a2 + 20a3 - 5a1 - 5a4 + 16) >> 5 (column2,row1)
172 vst1.8 {d23, d24}, [r1], r3 @//Store dest row1
185 vext.8 d24, d5, d6, #3 @//extract a[3] (column1,row1)
191 vmlal.u8 q7, d24, d1 @// a0 + a5 + 20a2 + 20a3 (column1,row1)
219 vext.8 d24, d5, d6, #3 @//extract a[3] (column1,row1)
224 vmlal.u8 q7, d24, d1 @// a0 + a5 + 20a2 + 20a3 (column1,row1)
/external/valgrind/none/tests/arm/
H A Dvfpv4_fma.c88 TESTINSN_bin_f64("vfma.f64 d23, d24, d25", d23, d24, i32, f2u0(-347856.475), f2u1(-347856.475), d25, i32, f2u0(1346), f2u1(1346));
92 TESTINSN_bin_f64("vfma.f64 d23, d24, d5", d23, d24, i32, f2u0(24), f2u1(24), d5, i32, f2u0(1346), f2u1(1346));
98 TESTINSN_bin_f64("vfma.f64 d13, d24, d5", d13, d24, i32, f2u0(874), f2u1(874), d5, i32, f2u0(1384.6), f2u1(1384.6));
138 TESTINSN_bin_f64("vfms.f64 d23, d24, d25", d23, d24, i32, f2u0(-347856.475), f2u1(-347856.475), d25, i32, f2u0(1346), f2u1(1346));
142 TESTINSN_bin_f64("vfms.f64 d23, d24, d5", d23, d24, i3
[all...]

Completed in 402 milliseconds

1234