Lines Matching defs:MI
140 MachineInstr &MI = *II;
141 MachineFunction &MF = *MI.getParent()->getParent();
145 DebugLoc DL = MI.getDebugLoc();
147 int FrameIndex = MI.getOperand(FIOperandNum).getIndex();
150 MI.getOperand(FIOperandNum + 1).getImm();
169 if ((isSPLSOpcode(MI.getOpcode()) && !isInt<10>(Offset)) ||
187 BuildMI(*MI.getParent(), II, DL, TII->get(Lanai::MOVHI), Reg)
189 BuildMI(*MI.getParent(), II, DL, TII->get(Lanai::OR_I_LO), Reg)
194 BuildMI(*MI.getParent(), II, DL, TII->get(Lanai::ADD_I_LO), Reg)
199 if (MI.getOpcode() == Lanai::ADD_I_LO) {
200 BuildMI(*MI.getParent(), II, DL,
202 MI.getOperand(0).getReg())
206 MI.eraseFromParent();
209 if (isSPLSOpcode(MI.getOpcode()) || isRMOpcode(MI.getOpcode())) {
210 MI.setDesc(TII->get(getRRMOpcodeVariant(MI.getOpcode())));
214 assert((MI.getOperand(3).getImm() == LPAC::ADD) &&
216 MI.getOperand(3).setImm(LPAC::SUB);
221 MI.getOperand(FIOperandNum).ChangeToRegister(FrameReg, /*isDef=*/false);
222 MI.getOperand(FIOperandNum + 1)
231 if ((Offset < 0) && isALUArithLoOpcode(MI.getOpcode())) {
232 unsigned NewOpcode = getOppositeALULoOpcode(MI.getOpcode());
237 BuildMI(*MI.getParent(), II, DL, TII->get(NewOpcode),
238 MI.getOperand(0).getReg())
241 MI.eraseFromParent();
243 MI.getOperand(FIOperandNum).ChangeToRegister(FrameReg, /*isDef=*/false);
244 MI.getOperand(FIOperandNum + 1).ChangeToImmediate(Offset);