Searched refs:TGSI_OPCODE_TXL (Results 1 - 16 of 16) sorted by relevance

/external/mesa3d/src/gallium/auxiliary/tgsi/
H A Dtgsi_util.c262 case TGSI_OPCODE_TXL:
H A Dtgsi_info.c112 { 1, 2, 1, 0, 0, 0, OTHR, "TXL", TGSI_OPCODE_TXL },
H A Dtgsi_exec.c3675 case TGSI_OPCODE_TXL:
/external/mesa3d/src/gallium/include/pipe/
H A Dp_shader_tokens.h329 #define TGSI_OPCODE_TXL 72 macro
/external/mesa3d/src/gallium/auxiliary/gallivm/
H A Dlp_bld_tgsi_info.c225 case TGSI_OPCODE_TXL:
H A Dlp_bld_tgsi_aos.c836 case TGSI_OPCODE_TXL:
H A Dlp_bld_tgsi_soa.c1393 opcode == TGSI_OPCODE_TXL ||
2126 bld.bld_base.op_actions[TGSI_OPCODE_TXL].emit = txl_emit;
/external/mesa3d/src/gallium/drivers/r300/
H A Dr300_tgsi_to_rc.c105 case TGSI_OPCODE_TXL: return RC_OPCODE_TXL;
/external/mesa3d/src/gallium/drivers/r600/
H A Dr600_llvm.c240 bld_base->op_actions[TGSI_OPCODE_TXL].emit = llvm_emit_tex;
H A Dr600_shader.c4019 inst->Instruction.Opcode == TGSI_OPCODE_TXL) {
5315 {TGSI_OPCODE_TXL, 0, SQ_TEX_INST_SAMPLE_L, tgsi_tex},
5489 {TGSI_OPCODE_TXL, 0, SQ_TEX_INST_SAMPLE_L, tgsi_tex},
5663 {TGSI_OPCODE_TXL, 0, SQ_TEX_INST_SAMPLE_L, tgsi_tex},
/external/mesa3d/src/gallium/drivers/radeon/
H A Dradeon_setup_tgsi_llvm.c1170 bld_base->op_actions[TGSI_OPCODE_TXL].fetch_args = tex_fetch_args;
1171 bld_base->op_actions[TGSI_OPCODE_TXL].intr_name = "llvm.AMDGPU.txl";
/external/mesa3d/src/mesa/state_tracker/
H A Dst_mesa_to_tgsi.c655 return TGSI_OPCODE_TXL;
H A Dst_glsl_to_tgsi.cpp2610 opcode = TGSI_OPCODE_TXL;
2711 if (opcode == TGSI_OPCODE_TXL || opcode == TGSI_OPCODE_TXB ||
4246 case TGSI_OPCODE_TXL:
/external/mesa3d/src/gallium/drivers/nv50/codegen/
H A Dnv50_ir_from_tgsi.cpp243 case TGSI_OPCODE_TXL:
2029 case TGSI_OPCODE_TXL:
/external/mesa3d/src/gallium/drivers/svga/
H A Dsvga_tgsi_insn.c1469 case TGSI_OPCODE_TXL:
1667 case TGSI_OPCODE_TXL:
2538 case TGSI_OPCODE_TXL:
/external/mesa3d/src/gallium/drivers/nv30/
H A Dnvfx_fragprog.c792 case TGSI_OPCODE_TXL:

Completed in 196 milliseconds