Cross Reference: /drivers/gpu/drm/vmwgfx/vmwgfx

Lines Matching defs:fifo_mem
34 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
58 	fifo_min = ioread32(fifo_mem  + SVGA_FIFO_MIN);
62 	hwversion = ioread32(fifo_mem +
83 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
89 	caps = ioread32(fifo_mem + SVGA_FIFO_CAPABILITIES);
98 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
137 	iowrite32(min, fifo_mem + SVGA_FIFO_MIN);
138 	iowrite32(dev_priv->mmio_size, fifo_mem + SVGA_FIFO_MAX);
140 	iowrite32(min,  fifo_mem + SVGA_FIFO_NEXT_CMD);
141 	iowrite32(min,  fifo_mem + SVGA_FIFO_STOP);
142 	iowrite32(0, fifo_mem + SVGA_FIFO_BUSY);
148 	max = ioread32(fifo_mem + SVGA_FIFO_MAX);
149 	min = ioread32(fifo_mem  + SVGA_FIFO_MIN);
150 	fifo->capabilities = ioread32(fifo_mem + SVGA_FIFO_CAPABILITIES);
158 	iowrite32(dev_priv->last_read_seqno, fifo_mem + SVGA_FIFO_FENCE);
165 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
167 	if (unlikely(ioread32(fifo_mem + SVGA_FIFO_BUSY) == 0)) {
168 		iowrite32(1, fifo_mem + SVGA_FIFO_BUSY);
184 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
192 	dev_priv->last_read_seqno = ioread32(fifo_mem + SVGA_FIFO_FENCE);
217 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
218 	uint32_t max = ioread32(fifo_mem + SVGA_FIFO_MAX);
219 	uint32_t next_cmd = ioread32(fifo_mem + SVGA_FIFO_NEXT_CMD);
220 	uint32_t min = ioread32(fifo_mem + SVGA_FIFO_MIN);
221 	uint32_t stop = ioread32(fifo_mem + SVGA_FIFO_STOP);
324 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
332 	max = ioread32(fifo_mem + SVGA_FIFO_MAX);
333 	min = ioread32(fifo_mem + SVGA_FIFO_MIN);
334 	next_cmd = ioread32(fifo_mem + SVGA_FIFO_NEXT_CMD);
345 		uint32_t stop = ioread32(fifo_mem + SVGA_FIFO_STOP);
379 					iowrite32(bytes, fifo_mem +
381 				return fifo_mem + (next_cmd >> 2);
404 			      __le32 __iomem *fifo_mem,
416 	iowrite32(bytes, fifo_mem + SVGA_FIFO_RESERVED);
418 	memcpy_toio(fifo_mem + (next_cmd >> 2), buffer, chunk_size);
421 		memcpy_toio(fifo_mem + (min >> 2), buffer + (chunk_size >> 2),
426 			       __le32 __iomem *fifo_mem,
434 		iowrite32(*buffer++, fifo_mem + (next_cmd >> 2));
439 		iowrite32(next_cmd, fifo_mem + SVGA_FIFO_NEXT_CMD);
448 	__le32 __iomem *fifo_mem = dev_priv->mmio_virt;
449 	uint32_t next_cmd = ioread32(fifo_mem + SVGA_FIFO_NEXT_CMD);
450 	uint32_t max = ioread32(fifo_mem + SVGA_FIFO_MAX);
451 	uint32_t min = ioread32(fifo_mem + SVGA_FIFO_MIN);
461 			vmw_fifo_res_copy(fifo_state, fifo_mem,
464 			vmw_fifo_slow_copy(fifo_state, fifo_mem,
480 		iowrite32(next_cmd, fifo_mem + SVGA_FIFO_NEXT_CMD);
484 		iowrite32(0, fifo_mem + SVGA_FIFO_RESERVED);