clk-tegra114.c revision 5c992afcf8e4f91fac05d39b86c7f7922a50145c
12cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver/* 22cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * Copyright (c) 2012, 2013, NVIDIA CORPORATION. All rights reserved. 32cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * 42cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * This program is free software; you can redistribute it and/or modify it 52cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * under the terms and conditions of the GNU General Public License, 62cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * version 2, as published by the Free Software Foundation. 72cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * 82cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * This program is distributed in the hope it will be useful, but WITHOUT 92cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or 102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for 112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * more details. 122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * 132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * You should have received a copy of the GNU General Public License 142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * along with this program. If not, see <http://www.gnu.org/licenses/>. 152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver */ 162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/io.h> 182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clk.h> 192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clk-provider.h> 202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clkdev.h> 212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/of.h> 222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/of_address.h> 232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/delay.h> 2425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#include <linux/export.h> 252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clk/tegra.h> 26c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver#include <dt-bindings/clock/tegra114-car.h> 272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include "clk.h" 296609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver#include "clk-id.h" 302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 311c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley#define RST_DFLL_DVCO 0x2F4 3225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_SELECT 0x4d4 /* override default prop dlys */ 3325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_DR 0x4d8 /* rise->rise prop dly A */ 3425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R 0x4e4 /* rise->rise prop dly inc A */ 352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 361c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley/* RST_DFLL_DVCO bitfields */ 371c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley#define DVFS_DFLL_RESET_SHIFT 0 381c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 3925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/* CPU_FINETRIM_SELECT and CPU_FINETRIM_DR bitfields */ 4025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_1 BIT(0) /* fcpu0 */ 4125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_2 BIT(1) /* fcpu1 */ 4225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_3 BIT(2) /* fcpu2 */ 4325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_4 BIT(3) /* fcpu3 */ 4425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_5 BIT(4) /* fl2 */ 4525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_6 BIT(5) /* ftop */ 4625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 4725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/* CPU_FINETRIM_R bitfields */ 4825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_1_SHIFT 0 /* fcpu0 */ 4925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_1_MASK (0x3 << CPU_FINETRIM_R_FCPU_1_SHIFT) 5025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_2_SHIFT 2 /* fcpu1 */ 5125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_2_MASK (0x3 << CPU_FINETRIM_R_FCPU_2_SHIFT) 5225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_3_SHIFT 4 /* fcpu2 */ 5325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_3_MASK (0x3 << CPU_FINETRIM_R_FCPU_3_SHIFT) 5425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_4_SHIFT 6 /* fcpu3 */ 5525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_4_MASK (0x3 << CPU_FINETRIM_R_FCPU_4_SHIFT) 5625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_5_SHIFT 8 /* fl2 */ 5725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_5_MASK (0x3 << CPU_FINETRIM_R_FCPU_5_SHIFT) 5825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_6_SHIFT 10 /* ftop */ 5925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_6_MASK (0x3 << CPU_FINETRIM_R_FCPU_6_SHIFT) 6025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 61d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver#define TEGRA114_CLK_PERIPH_BANKS 5 62d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_BASE 0x80 642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_MISC2 0x88 652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_MISC 0x8c 662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC2_BASE 0x4e8 672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC2_MISC 0x4ec 682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC3_BASE 0x4fc 692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC3_MISC 0x500 702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLM_BASE 0x90 712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLM_MISC 0x9c 722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLP_BASE 0xa0 732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLP_MISC 0xac 742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_BASE 0xe0 752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_MISC 0xe4 762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_MISC2 0x514 772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_MISC3 0x518 782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD_BASE 0xd0 792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD_MISC 0xdc 802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD2_BASE 0x4b8 812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD2_MISC 0x4bc 822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_BASE 0xe8 832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_MISC 0xec 842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLA_BASE 0xb0 852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLA_MISC 0xbc 862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLU_BASE 0xc0 872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLU_MISC 0xcc 882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_BASE 0x4c4 892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_MISC 0x4c8 902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLL_MISC_LOCK_ENABLE 18 922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_MISC_LOCK_ENABLE 24 932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLDU_MISC_LOCK_ENABLE 22 942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_MISC_LOCK_ENABLE 9 952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_MISC_LOCK_ENABLE 30 962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_IDDQ_BIT 26 982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_IDDQ_BIT 3 992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_IDDQ_BIT 16 1002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLL_BASE_LOCK BIT(27) 1022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_MISC_LOCK BIT(11) 1032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_MISC_LOCK BIT(24) 1042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLCX_BASE_LOCK (BIT(26)|BIT(27)) 1052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_AUX 0x48c 1072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_OUT 0x84 1082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLM_OUT 0x94 1092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define OSC_CTRL 0x50 1112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define OSC_CTRL_OSC_FREQ_SHIFT 28 1122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define OSC_CTRL_PLL_REF_DIV_SHIFT 26 1132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLXC_SW_MAX_P 6 1152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CCLKG_BURST_POLICY 0x368 1172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2 0x488 1192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_STABLE_COUNT(x) (((x) & 0xffff) << 6) 1202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_ACTIVE_DLY_COUNT(x) (((x) & 0x3f) << 18) 1212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_FORCE_PD_SAMP_A_POWERDOWN BIT(0) 1222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_FORCE_PD_SAMP_B_POWERDOWN BIT(2) 1232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_FORCE_PD_SAMP_C_POWERDOWN BIT(4) 1242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1 0x484 1262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_ENABLE_DLY_COUNT(x) (((x) & 0x1f) << 6) 1272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_XTAL_FREQ_COUNT(x) (((x) & 0xfff) << 0) 1282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLLU_POWERUP BIT(17) 1292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLLU_POWERDOWN BIT(16) 1302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERUP BIT(15) 1312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERDOWN BIT(14) 1322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLL_ACTIVE_POWERDOWN BIT(12) 1332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0 0x52c 1352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_START_STATE BIT(25) 1362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_ENABLE BIT(24) 1372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_USE_LOCKDET BIT(6) 1382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_RESET_INPUT_VALUE BIT(5) 1392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_IN_SWCTL BIT(4) 1402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_CLK_ENABLE_SWCTL BIT(2) 1412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_IDDQ_OVERRIDE BIT(1) 1422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_IDDQ_SWCTL BIT(0) 1432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_CSITE 0x1d4 1452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_EMC 0x19c 1462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 147d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver/* PLLM override registers */ 148d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver#define PMC_PLLM_WB0_OVERRIDE 0x1dc 149d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver#define PMC_PLLM_WB0_OVERRIDE_2 0x2b0 150d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver 15131972fd95527a5942b777e89404501d5421a0df0Joseph Lo/* Tegra CPU clock and reset control regs */ 15231972fd95527a5942b777e89404501d5421a0df0Joseph Lo#define CLK_RST_CONTROLLER_CPU_CMPLX_STATUS 0x470 15331972fd95527a5942b777e89404501d5421a0df0Joseph Lo 154ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#ifdef CONFIG_PM_SLEEP 155ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lostatic struct cpu_clk_suspend_context { 156ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo u32 clk_csite_src; 1570017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo u32 cclkg_burst; 1580017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo u32 cclkg_divider; 159ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo} tegra114_cpu_clk_sctx; 160ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#endif 161ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo 1622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __iomem *clk_base; 1632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __iomem *pmc_base; 1642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_d_lock); 1662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_d2_lock); 1672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_u_lock); 1682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_re_lock); 1692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 170fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllxc_nmp = { 171fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 172fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 173fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 174fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 175fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 176fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 4, 177fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 178fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 1792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllxc_p[] = { 1802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 0 }, 1812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 1 }, 1822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 3, .hw_val = 2 }, 1832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 4, .hw_val = 3 }, 1842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 5, .hw_val = 4 }, 1852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 6, .hw_val = 5 }, 1862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 8, .hw_val = 6 }, 1872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 10, .hw_val = 7 }, 1882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 12, .hw_val = 8 }, 1892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 16, .hw_val = 9 }, 1902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 12, .hw_val = 10 }, 1912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 16, .hw_val = 11 }, 1922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 20, .hw_val = 12 }, 1932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 24, .hw_val = 13 }, 1942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 32, .hw_val = 14 }, 1952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 1962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 1972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_c_freq_table[] = { 1992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 12000000, 624000000, 104, 0, 2}, 2002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 12000000, 600000000, 100, 0, 2}, 2012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 13000000, 600000000, 92, 0, 2}, /* actual: 598.0 MHz */ 2022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 16800000, 600000000, 71, 0, 2}, /* actual: 596.4 MHz */ 2032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 19200000, 600000000, 62, 0, 2}, /* actual: 595.2 MHz */ 2042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 26000000, 600000000, 92, 1, 2}, /* actual: 598.0 MHz */ 2052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 0, 0, 0, 0, 0, 0 }, 2062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 2072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_c_params = { 2092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 2102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 800000000, 2112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 2122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 50 MHz */ 2132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 600000000, 2142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1400000000, 2152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLC_BASE, 2162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLC_MISC, 2172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 2182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLC_MISC_LOCK_ENABLE, 2192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 2202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_reg = PLLC_MISC, 2212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_bit_idx = PLLC_IDDQ_BIT, 2222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .max_p = PLLXC_SW_MAX_P, 2232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .dyn_ramp_reg = PLLC_MISC2, 2242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepa_shift = 17, 2252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepb_shift = 9, 2262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllxc_p, 227fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllxc_nmp, 228ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_c_freq_table, 229ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 230fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 231fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 232fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllcx_nmp = { 233fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 234fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 2, 235fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 236fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 237fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 238fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 3, 2392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 2402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllc_p[] = { 2422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 0 }, 2432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 1 }, 2442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 4, .hw_val = 3 }, 2452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 8, .hw_val = 5 }, 2462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 16, .hw_val = 7 }, 2472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 2482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 2492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_cx_freq_table[] = { 2512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 600000000, 100, 0, 2}, 2522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 600000000, 92, 0, 2}, /* actual: 598.0 MHz */ 2532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 600000000, 71, 0, 2}, /* actual: 596.4 MHz */ 2542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 600000000, 62, 0, 2}, /* actual: 595.2 MHz */ 2552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 600000000, 92, 1, 2}, /* actual: 598.0 MHz */ 2562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 2572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 2582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_c2_params = { 2602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 2612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 48000000, 2622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 2632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, 2642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 600000000, 2652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1200000000, 2662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLC2_BASE, 2672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLC2_MISC, 2682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 2692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 2702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 2712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllc_p, 272fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllcx_nmp, 273fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .max_p = 7, 2742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[0] = 0x4f0, 2752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[1] = 0x4f4, 2762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[2] = 0x4f8, 277ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_cx_freq_table, 278ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 2792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 2802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_c3_params = { 2822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 2832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 48000000, 2842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 2852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, 2862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 600000000, 2872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1200000000, 2882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLC3_BASE, 2892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLC3_MISC, 2902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 2912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 2922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 2932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllc_p, 294fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllcx_nmp, 295fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .max_p = 7, 2962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[0] = 0x504, 2972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[1] = 0x508, 2982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[2] = 0x50c, 299ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_cx_freq_table, 300ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 3012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 303fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllm_nmp = { 304fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 305fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 306d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .override_divm_shift = 0, 307fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 308fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 309d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .override_divn_shift = 8, 310fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 311fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 1, 312d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .override_divp_shift = 27, 313fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 314fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 3152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllm_p[] = { 3162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 0 }, 3172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 1 }, 3182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 3192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_m_freq_table[] = { 3222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 800000000, 66, 0, 1}, /* actual: 792.0 MHz */ 3232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 800000000, 61, 0, 1}, /* actual: 793.0 MHz */ 3242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 800000000, 47, 0, 1}, /* actual: 789.6 MHz */ 3252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 800000000, 41, 0, 1}, /* actual: 787.2 MHz */ 3262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 800000000, 61, 1, 1}, /* actual: 793.0 MHz */ 3272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 3282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_m_params = { 3312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 3322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 500000000, 3332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 3342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 50 MHz */ 3352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 400000000, 3362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1066000000, 3372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLM_BASE, 3382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLM_MISC, 3392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 3402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 3412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 3422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .max_p = 2, 3432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllm_p, 344fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllm_nmp, 345d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .pmc_divnm_reg = PMC_PLLM_WB0_OVERRIDE, 346d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .pmc_divp_reg = PMC_PLLM_WB0_OVERRIDE_2, 347ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_m_freq_table, 348ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 349fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 350fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 351fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllp_nmp = { 352fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 353fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 5, 354fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 355fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 10, 356fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 357fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 3, 3582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_p_freq_table[] = { 3612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 216000000, 432, 12, 1, 8}, 3622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 216000000, 432, 13, 1, 8}, 3632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 216000000, 360, 14, 1, 8}, 3642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 216000000, 360, 16, 1, 8}, 3652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 216000000, 432, 26, 1, 8}, 3662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 3672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_p_params = { 3702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 3712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 31000000, 3722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 3732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 3742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 200000000, 3752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 700000000, 3762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLP_BASE, 3772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLP_MISC, 3782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 3792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 3802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 381fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 382ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_p_freq_table, 383ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_FIXED | TEGRA_PLL_USE_LOCK, 384ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .fixed_rate = 408000000, 3852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_a_freq_table[] = { 3882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {9600000, 282240000, 147, 5, 0, 4}, 3892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {9600000, 368640000, 192, 5, 0, 4}, 3902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {9600000, 240000000, 200, 8, 0, 8}, 3912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {28800000, 282240000, 245, 25, 0, 8}, 3932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {28800000, 368640000, 320, 25, 0, 8}, 3942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {28800000, 240000000, 200, 24, 0, 8}, 3952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 3962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_a_params = { 4002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 4012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 31000000, 4022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 4032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 4042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 200000000, 4052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 700000000, 4062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLA_BASE, 4072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLA_MISC, 4082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 4092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 4102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 411fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 412ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_a_freq_table, 413ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_HAS_CPCON | TEGRA_PLL_USE_LOCK, 4142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_d_freq_table[] = { 4172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 216000000, 864, 12, 2, 12}, 4182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 216000000, 864, 13, 2, 12}, 4192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 216000000, 720, 14, 2, 12}, 4202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 216000000, 720, 16, 2, 12}, 4212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 216000000, 864, 26, 2, 12}, 4222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 594000000, 594, 12, 0, 12}, 4242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 594000000, 594, 13, 0, 12}, 4252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 594000000, 495, 14, 0, 12}, 4262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 594000000, 495, 16, 0, 12}, 4272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 594000000, 594, 26, 0, 12}, 4282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 1000000000, 1000, 12, 0, 12}, 4302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 1000000000, 1000, 13, 0, 12}, 4312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 1000000000, 625, 12, 0, 12}, 4322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 1000000000, 1000, 26, 0, 12}, 4332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 4352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_d_params = { 4382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 4392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 40000000, 4402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 4412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 4422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 500000000, 4432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1000000000, 4442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLD_BASE, 4452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLD_MISC, 4462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 4472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLDU_MISC_LOCK_ENABLE, 4482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 1000, 449fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 450ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_d_freq_table, 451ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_HAS_CPCON | TEGRA_PLL_SET_LFCON | 452ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver TEGRA_PLL_USE_LOCK, 4532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_d2_params = { 4562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 4572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 40000000, 4582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 4592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 4602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 500000000, 4612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1000000000, 4622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLD2_BASE, 4632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLD2_MISC, 4642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 4652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLDU_MISC_LOCK_ENABLE, 4662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 1000, 467fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 468ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_d_freq_table, 469ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_HAS_CPCON | TEGRA_PLL_SET_LFCON | 470ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver TEGRA_PLL_USE_LOCK, 4712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllu_p[] = { 4742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 1 }, 4752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 0 }, 4762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 4772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 479fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllu_nmp = { 480fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 481fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 5, 482fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 483fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 10, 484fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 485fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 1, 486fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 487fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 4882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_u_freq_table[] = { 4892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 480000000, 960, 12, 0, 12}, 4902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 480000000, 960, 13, 0, 12}, 4912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 480000000, 400, 7, 0, 5}, 4922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 480000000, 200, 4, 0, 3}, 4932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 480000000, 960, 26, 0, 12}, 4942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 4952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_u_params = { 4982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 4992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 40000000, 5002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 5012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 5022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 480000000, 5032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 960000000, 5042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLU_BASE, 5052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLU_MISC, 5062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 5072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLDU_MISC_LOCK_ENABLE, 5082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 1000, 5092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllu_p, 510fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllu_nmp, 511ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_u_freq_table, 512ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLLU | TEGRA_PLL_HAS_CPCON | TEGRA_PLL_SET_LFCON | 513ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver TEGRA_PLL_USE_LOCK, 5142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_x_freq_table[] = { 5172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* 1 GHz */ 5182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 1000000000, 83, 0, 1}, /* actual: 996.0 MHz */ 5192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 1000000000, 76, 0, 1}, /* actual: 988.0 MHz */ 5202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 1000000000, 59, 0, 1}, /* actual: 991.2 MHz */ 5212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 1000000000, 52, 0, 1}, /* actual: 998.4 MHz */ 5222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 1000000000, 76, 1, 1}, /* actual: 988.0 MHz */ 5232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 5252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_x_params = { 5282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 5292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 800000000, 5302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 5312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 50 MHz */ 5322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 700000000, 5332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 2400000000U, 5342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLX_BASE, 5352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLX_MISC, 5362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 5372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 5382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 5392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_reg = PLLX_MISC3, 5402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_bit_idx = PLLX_IDDQ_BIT, 5412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .max_p = PLLXC_SW_MAX_P, 5422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .dyn_ramp_reg = PLLX_MISC2, 5432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepa_shift = 16, 5442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepb_shift = 24, 5452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllxc_p, 546fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllxc_nmp, 547ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_x_freq_table, 548ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 5492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_e_freq_table[] = { 5522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLE special case: use cpcon field to store cml divider value */ 5532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {336000000, 100000000, 100, 21, 16, 11}, 5542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {312000000, 100000000, 200, 26, 24, 13}, 5558e9cc80aa348938078c3c1a7ab55efb3c40990e3Peter De Schrijver {12000000, 100000000, 200, 1, 24, 13}, 5562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 5572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 559fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp plle_nmp = { 560fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 561fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 562fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 563fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 564fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 24, 565fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 4, 566fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 567fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 5682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_e_params = { 5692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 5702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 1000000000, 5712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 5722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 75000000, 5732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 1600000000, 5742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 2400000000U, 5752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLE_BASE, 5762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLE_MISC, 5772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .aux_reg = PLLE_AUX, 5782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLLE_MISC_LOCK, 5792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLE_MISC_LOCK_ENABLE, 5802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 581fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &plle_nmp, 582ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_e_freq_table, 583ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_FIXED, 584ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .fixed_rate = 100000000, 585fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 586fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 587fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllre_nmp = { 588fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 589fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 590fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 591fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 592fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 16, 593fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 4, 5942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_re_vco_params = { 5972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 5982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 1000000000, 5992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 6002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 38 MHz */ 6012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 300000000, 6022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 600000000, 6032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLRE_BASE, 6042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLRE_MISC, 6052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLLRE_MISC_LOCK, 6062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLRE_MISC_LOCK_ENABLE, 6072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 6082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_reg = PLLRE_MISC, 6092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_bit_idx = PLLRE_IDDQ_BIT, 610fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllre_nmp, 611ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 6122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver/* possible OSC frequencies in Hz */ 6152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic unsigned long tegra114_input_freq[] = { 6162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 13000000, 6172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [1] = 16800000, 6182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [4] = 19200000, 6192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [5] = 38400000, 6202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [8] = 12000000, 6212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [9] = 48000000, 6222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [12] = 260000000, 6232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define MASK(x) (BIT(x) - 1) 6262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstruct utmi_clk_param { 6282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Oscillator Frequency in KHz */ 6292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 osc_frequency; 6302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Enable Delay Count */ 6312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 enable_delay_count; 6322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Stable count */ 6332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 stable_count; 6342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Active delay count */ 6352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 active_delay_count; 6362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Xtal frequency count */ 6372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 xtal_freq_count; 6382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const struct utmi_clk_param utmi_parameters[] = { 6412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 13000000, .enable_delay_count = 0x02, 6422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x33, .active_delay_count = 0x05, 6432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0x7F}, 6442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 19200000, .enable_delay_count = 0x03, 6452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x4B, .active_delay_count = 0x06, 6462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0xBB}, 6472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 12000000, .enable_delay_count = 0x02, 6482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x2F, .active_delay_count = 0x04, 6492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0x76}, 6502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 26000000, .enable_delay_count = 0x04, 6512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x66, .active_delay_count = 0x09, 6522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0xFE}, 6532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 16800000, .enable_delay_count = 0x03, 6542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x41, .active_delay_count = 0x0A, 6552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0xA4}, 6562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver/* peripheral mux definitions */ 6592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_plld_out0_plld2_out0[] = { 6612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_d_out0", "pll_d2_out0", 6622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_plld_out0_plld2_out0_idx NULL 6642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllmcp_clkm[] = { 6662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_m_out0", "pll_c_out0", "pll_p_out0", "clk_m", "pll_m_ud", 6672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const struct clk_div_table pll_re_div_table[] = { 6702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 0, .div = 1 }, 6712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 1, .div = 2 }, 6722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 2, .div = 3 }, 6732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 3, .div = 4 }, 6742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 4, .div = 5 }, 6752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 5, .div = 6 }, 6762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 0, .div = 0 }, 6772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6796609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijverstatic struct tegra_clk tegra114_clks[tegra_clk_max] __initdata = { 6806609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_rtc] = { .dt_id = TEGRA114_CLK_RTC, .present = true }, 6816609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_timer] = { .dt_id = TEGRA114_CLK_TIMER, .present = true }, 6826609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_uarta] = { .dt_id = TEGRA114_CLK_UARTA, .present = true }, 6836609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_uartd] = { .dt_id = TEGRA114_CLK_UARTD, .present = true }, 68420e7c323abac390deb35248705807bd844590048Andrew Bresticker [tegra_clk_sdmmc2_8] = { .dt_id = TEGRA114_CLK_SDMMC2, .present = true }, 6856609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s1] = { .dt_id = TEGRA114_CLK_I2S1, .present = true }, 6866609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2c1] = { .dt_id = TEGRA114_CLK_I2C1, .present = true }, 6876609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_ndflash] = { .dt_id = TEGRA114_CLK_NDFLASH, .present = true }, 68820e7c323abac390deb35248705807bd844590048Andrew Bresticker [tegra_clk_sdmmc1_8] = { .dt_id = TEGRA114_CLK_SDMMC1, .present = true }, 68920e7c323abac390deb35248705807bd844590048Andrew Bresticker [tegra_clk_sdmmc4_8] = { .dt_id = TEGRA114_CLK_SDMMC4, .present = true }, 6906609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pwm] = { .dt_id = TEGRA114_CLK_PWM, .present = true }, 6916609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s0] = { .dt_id = TEGRA114_CLK_I2S0, .present = true }, 6926609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s2] = { .dt_id = TEGRA114_CLK_I2S2, .present = true }, 6936609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_epp_8] = { .dt_id = TEGRA114_CLK_EPP, .present = true }, 6946609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_gr2d_8] = { .dt_id = TEGRA114_CLK_GR2D, .present = true }, 6956609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_usbd] = { .dt_id = TEGRA114_CLK_USBD, .present = true }, 6966609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_isp] = { .dt_id = TEGRA114_CLK_ISP, .present = true }, 6976609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_gr3d_8] = { .dt_id = TEGRA114_CLK_GR3D, .present = true }, 6986609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_disp2] = { .dt_id = TEGRA114_CLK_DISP2, .present = true }, 6996609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_disp1] = { .dt_id = TEGRA114_CLK_DISP1, .present = true }, 7006609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_host1x_8] = { .dt_id = TEGRA114_CLK_HOST1X, .present = true }, 7016609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_vcp] = { .dt_id = TEGRA114_CLK_VCP, .present = true }, 7026609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_apbdma] = { .dt_id = TEGRA114_CLK_APBDMA, .present = true }, 7036609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_kbc] = { .dt_id = TEGRA114_CLK_KBC, .present = true }, 7046609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_kfuse] = { .dt_id = TEGRA114_CLK_KFUSE, .present = true }, 7056609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sbc1_8] = { .dt_id = TEGRA114_CLK_SBC1, .present = true }, 7066609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_nor] = { .dt_id = TEGRA114_CLK_NOR, .present = true }, 7076609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sbc2_8] = { .dt_id = TEGRA114_CLK_SBC2, .present = true }, 7086609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sbc3_8] = { .dt_id = TEGRA114_CLK_SBC3, .present = true }, 7096609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2c5] = { .dt_id = TEGRA114_CLK_I2C5, .present = true }, 7106609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dsia] = { .dt_id = TEGRA114_CLK_DSIA, .present = true }, 7116609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_mipi] = { .dt_id = TEGRA114_CLK_MIPI, .present = true }, 7126609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_hdmi] = { .dt_id = TEGRA114_CLK_HDMI, .present = true }, 7136609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_csi] = { .dt_id = TEGRA114_CLK_CSI, .present = true }, 7146609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2c2] = { .dt_id = TEGRA114_CLK_I2C2, .present = true }, 7156609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_uartc] = { .dt_id = TEGRA114_CLK_UARTC, .present = true }, 7166609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_mipi_cal] = { .dt_id = TEGRA114_CLK_MIPI_CAL, .present = true }, 7176609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_emc] = { .dt_id = TEGRA114_CLK_EMC, .present = true }, 7186609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_usb2] = { .dt_id = TEGRA114_CLK_USB2, .present = true }, 7196609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_usb3] = { .dt_id = TEGRA114_CLK_USB3, .present = true }, 7206609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_vde_8] = { .dt_id = TEGRA114_CLK_VDE, .present = true }, 7216609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_bsea] = { .dt_id = TEGRA114_CLK_BSEA, .present = true }, 7226609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_bsev] = { .dt_id = TEGRA114_CLK_BSEV, .present = true }, 7236609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2c3] = { .dt_id = TEGRA114_CLK_I2C3, .present = true }, 7246609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sbc4_8] = { .dt_id = TEGRA114_CLK_SBC4, .present = true }, 72520e7c323abac390deb35248705807bd844590048Andrew Bresticker [tegra_clk_sdmmc3_8] = { .dt_id = TEGRA114_CLK_SDMMC3, .present = true }, 7266609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_owr] = { .dt_id = TEGRA114_CLK_OWR, .present = true }, 7276609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_csite] = { .dt_id = TEGRA114_CLK_CSITE, .present = true }, 7286609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_la] = { .dt_id = TEGRA114_CLK_LA, .present = true }, 7296609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_trace] = { .dt_id = TEGRA114_CLK_TRACE, .present = true }, 7306609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_soc_therm] = { .dt_id = TEGRA114_CLK_SOC_THERM, .present = true }, 7316609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dtv] = { .dt_id = TEGRA114_CLK_DTV, .present = true }, 7326609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_ndspeed] = { .dt_id = TEGRA114_CLK_NDSPEED, .present = true }, 7336609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2cslow] = { .dt_id = TEGRA114_CLK_I2CSLOW, .present = true }, 7346609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dsib] = { .dt_id = TEGRA114_CLK_DSIB, .present = true }, 7356609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_tsec] = { .dt_id = TEGRA114_CLK_TSEC, .present = true }, 7366609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_host] = { .dt_id = TEGRA114_CLK_XUSB_HOST, .present = true }, 7376609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_msenc] = { .dt_id = TEGRA114_CLK_MSENC, .present = true }, 7386609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_csus] = { .dt_id = TEGRA114_CLK_CSUS, .present = true }, 7396609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_mselect] = { .dt_id = TEGRA114_CLK_MSELECT, .present = true }, 7406609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_tsensor] = { .dt_id = TEGRA114_CLK_TSENSOR, .present = true }, 7416609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s3] = { .dt_id = TEGRA114_CLK_I2S3, .present = true }, 7426609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s4] = { .dt_id = TEGRA114_CLK_I2S4, .present = true }, 7436609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2c4] = { .dt_id = TEGRA114_CLK_I2C4, .present = true }, 7446609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sbc5_8] = { .dt_id = TEGRA114_CLK_SBC5, .present = true }, 7456609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sbc6_8] = { .dt_id = TEGRA114_CLK_SBC6, .present = true }, 7466609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_d_audio] = { .dt_id = TEGRA114_CLK_D_AUDIO, .present = true }, 7476609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_apbif] = { .dt_id = TEGRA114_CLK_APBIF, .present = true }, 7486609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dam0] = { .dt_id = TEGRA114_CLK_DAM0, .present = true }, 7496609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dam1] = { .dt_id = TEGRA114_CLK_DAM1, .present = true }, 7506609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dam2] = { .dt_id = TEGRA114_CLK_DAM2, .present = true }, 7516609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_hda2codec_2x] = { .dt_id = TEGRA114_CLK_HDA2CODEC_2X, .present = true }, 7526609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio0_2x] = { .dt_id = TEGRA114_CLK_AUDIO0_2X, .present = true }, 7536609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio1_2x] = { .dt_id = TEGRA114_CLK_AUDIO1_2X, .present = true }, 7546609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio2_2x] = { .dt_id = TEGRA114_CLK_AUDIO2_2X, .present = true }, 7556609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio3_2x] = { .dt_id = TEGRA114_CLK_AUDIO3_2X, .present = true }, 7566609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio4_2x] = { .dt_id = TEGRA114_CLK_AUDIO4_2X, .present = true }, 7576609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_spdif_2x] = { .dt_id = TEGRA114_CLK_SPDIF_2X, .present = true }, 7586609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_actmon] = { .dt_id = TEGRA114_CLK_ACTMON, .present = true }, 7596609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_extern1] = { .dt_id = TEGRA114_CLK_EXTERN1, .present = true }, 7606609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_extern2] = { .dt_id = TEGRA114_CLK_EXTERN2, .present = true }, 7616609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_extern3] = { .dt_id = TEGRA114_CLK_EXTERN3, .present = true }, 7626609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_hda] = { .dt_id = TEGRA114_CLK_HDA, .present = true }, 7636609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_se] = { .dt_id = TEGRA114_CLK_SE, .present = true }, 7646609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_hda2hdmi] = { .dt_id = TEGRA114_CLK_HDA2HDMI, .present = true }, 7656609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_cilab] = { .dt_id = TEGRA114_CLK_CILAB, .present = true }, 7666609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_cilcd] = { .dt_id = TEGRA114_CLK_CILCD, .present = true }, 7676609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_cile] = { .dt_id = TEGRA114_CLK_CILE, .present = true }, 7686609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dsialp] = { .dt_id = TEGRA114_CLK_DSIALP, .present = true }, 7696609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dsiblp] = { .dt_id = TEGRA114_CLK_DSIBLP, .present = true }, 7706609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dds] = { .dt_id = TEGRA114_CLK_DDS, .present = true }, 7716609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dp2] = { .dt_id = TEGRA114_CLK_DP2, .present = true }, 7726609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_amx] = { .dt_id = TEGRA114_CLK_AMX, .present = true }, 7736609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_adx] = { .dt_id = TEGRA114_CLK_ADX, .present = true }, 7746609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_ss] = { .dt_id = TEGRA114_CLK_XUSB_SS, .present = true }, 7756609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_uartb] = { .dt_id = TEGRA114_CLK_UARTB, .present = true }, 7766609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_vfir] = { .dt_id = TEGRA114_CLK_VFIR, .present = true }, 7776609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_spdif_in] = { .dt_id = TEGRA114_CLK_SPDIF_IN, .present = true }, 7786609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_spdif_out] = { .dt_id = TEGRA114_CLK_SPDIF_OUT, .present = true }, 7796609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_vi_8] = { .dt_id = TEGRA114_CLK_VI, .present = true }, 7806609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_vi_sensor_8] = { .dt_id = TEGRA114_CLK_VI_SENSOR, .present = true }, 7816609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_fuse] = { .dt_id = TEGRA114_CLK_FUSE, .present = true }, 7826609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_fuse_burn] = { .dt_id = TEGRA114_CLK_FUSE_BURN, .present = true }, 7836609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_32k] = { .dt_id = TEGRA114_CLK_CLK_32K, .present = true }, 7846609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_m] = { .dt_id = TEGRA114_CLK_CLK_M, .present = true }, 7856609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_m_div2] = { .dt_id = TEGRA114_CLK_CLK_M_DIV2, .present = true }, 7866609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_m_div4] = { .dt_id = TEGRA114_CLK_CLK_M_DIV4, .present = true }, 7876609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_ref] = { .dt_id = TEGRA114_CLK_PLL_REF, .present = true }, 7886609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_c] = { .dt_id = TEGRA114_CLK_PLL_C, .present = true }, 7896609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_c_out1] = { .dt_id = TEGRA114_CLK_PLL_C_OUT1, .present = true }, 7906609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_c2] = { .dt_id = TEGRA114_CLK_PLL_C2, .present = true }, 7916609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_c3] = { .dt_id = TEGRA114_CLK_PLL_C3, .present = true }, 7926609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_m] = { .dt_id = TEGRA114_CLK_PLL_M, .present = true }, 7936609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_m_out1] = { .dt_id = TEGRA114_CLK_PLL_M_OUT1, .present = true }, 7946609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_p] = { .dt_id = TEGRA114_CLK_PLL_P, .present = true }, 7956609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_p_out1] = { .dt_id = TEGRA114_CLK_PLL_P_OUT1, .present = true }, 7966609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_p_out2_int] = { .dt_id = TEGRA114_CLK_PLL_P_OUT2, .present = true }, 7976609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_p_out3] = { .dt_id = TEGRA114_CLK_PLL_P_OUT3, .present = true }, 7986609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_p_out4] = { .dt_id = TEGRA114_CLK_PLL_P_OUT4, .present = true }, 7996609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_a] = { .dt_id = TEGRA114_CLK_PLL_A, .present = true }, 8006609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_a_out0] = { .dt_id = TEGRA114_CLK_PLL_A_OUT0, .present = true }, 8016609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_d] = { .dt_id = TEGRA114_CLK_PLL_D, .present = true }, 8026609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_d_out0] = { .dt_id = TEGRA114_CLK_PLL_D_OUT0, .present = true }, 8036609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_d2] = { .dt_id = TEGRA114_CLK_PLL_D2, .present = true }, 8046609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_d2_out0] = { .dt_id = TEGRA114_CLK_PLL_D2_OUT0, .present = true }, 8056609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_u] = { .dt_id = TEGRA114_CLK_PLL_U, .present = true }, 8066609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_u_480m] = { .dt_id = TEGRA114_CLK_PLL_U_480M, .present = true }, 8076609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_u_60m] = { .dt_id = TEGRA114_CLK_PLL_U_60M, .present = true }, 8086609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_u_48m] = { .dt_id = TEGRA114_CLK_PLL_U_48M, .present = true }, 8096609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_u_12m] = { .dt_id = TEGRA114_CLK_PLL_U_12M, .present = true }, 8106609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_x] = { .dt_id = TEGRA114_CLK_PLL_X, .present = true }, 8116609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_x_out0] = { .dt_id = TEGRA114_CLK_PLL_X_OUT0, .present = true }, 8126609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_re_vco] = { .dt_id = TEGRA114_CLK_PLL_RE_VCO, .present = true }, 8136609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_re_out] = { .dt_id = TEGRA114_CLK_PLL_RE_OUT, .present = true }, 8146609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pll_e_out0] = { .dt_id = TEGRA114_CLK_PLL_E_OUT0, .present = true }, 8156609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_spdif_in_sync] = { .dt_id = TEGRA114_CLK_SPDIF_IN_SYNC, .present = true }, 8166609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s0_sync] = { .dt_id = TEGRA114_CLK_I2S0_SYNC, .present = true }, 8176609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s1_sync] = { .dt_id = TEGRA114_CLK_I2S1_SYNC, .present = true }, 8186609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s2_sync] = { .dt_id = TEGRA114_CLK_I2S2_SYNC, .present = true }, 8196609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s3_sync] = { .dt_id = TEGRA114_CLK_I2S3_SYNC, .present = true }, 8206609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_i2s4_sync] = { .dt_id = TEGRA114_CLK_I2S4_SYNC, .present = true }, 8216609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_vimclk_sync] = { .dt_id = TEGRA114_CLK_VIMCLK_SYNC, .present = true }, 8226609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio0] = { .dt_id = TEGRA114_CLK_AUDIO0, .present = true }, 8236609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio1] = { .dt_id = TEGRA114_CLK_AUDIO1, .present = true }, 8246609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio2] = { .dt_id = TEGRA114_CLK_AUDIO2, .present = true }, 8256609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio3] = { .dt_id = TEGRA114_CLK_AUDIO3, .present = true }, 8266609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio4] = { .dt_id = TEGRA114_CLK_AUDIO4, .present = true }, 8276609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_spdif] = { .dt_id = TEGRA114_CLK_SPDIF, .present = true }, 8286609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_out_1] = { .dt_id = TEGRA114_CLK_CLK_OUT_1, .present = true }, 8296609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_out_2] = { .dt_id = TEGRA114_CLK_CLK_OUT_2, .present = true }, 8306609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_out_3] = { .dt_id = TEGRA114_CLK_CLK_OUT_3, .present = true }, 8316609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_blink] = { .dt_id = TEGRA114_CLK_BLINK, .present = true }, 8326609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_host_src] = { .dt_id = TEGRA114_CLK_XUSB_HOST_SRC, .present = true }, 8336609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_falcon_src] = { .dt_id = TEGRA114_CLK_XUSB_FALCON_SRC, .present = true }, 8346609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_fs_src] = { .dt_id = TEGRA114_CLK_XUSB_FS_SRC, .present = true }, 8356609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_ss_src] = { .dt_id = TEGRA114_CLK_XUSB_SS_SRC, .present = true }, 8365c992afcf8e4f91fac05d39b86c7f7922a50145cAndrew Bresticker [tegra_clk_xusb_ss_div2] = { .dt_id = TEGRA114_CLK_XUSB_SS_DIV2, .present = true}, 8376609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_dev_src] = { .dt_id = TEGRA114_CLK_XUSB_DEV_SRC, .present = true }, 8386609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_dev] = { .dt_id = TEGRA114_CLK_XUSB_DEV, .present = true }, 8396609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_xusb_hs_src] = { .dt_id = TEGRA114_CLK_XUSB_HS_SRC, .present = true }, 8406609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_sclk] = { .dt_id = TEGRA114_CLK_SCLK, .present = true }, 8416609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_hclk] = { .dt_id = TEGRA114_CLK_HCLK, .present = true }, 8426609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_pclk] = { .dt_id = TEGRA114_CLK_PCLK, .present = true }, 8436609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_cclk_g] = { .dt_id = TEGRA114_CLK_CCLK_G, .present = true }, 8446609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_cclk_lp] = { .dt_id = TEGRA114_CLK_CCLK_LP, .present = true }, 8456609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dfll_ref] = { .dt_id = TEGRA114_CLK_DFLL_REF, .present = true }, 8466609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dfll_soc] = { .dt_id = TEGRA114_CLK_DFLL_SOC, .present = true }, 8476609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio0_mux] = { .dt_id = TEGRA114_CLK_AUDIO0_MUX, .present = true }, 8486609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio1_mux] = { .dt_id = TEGRA114_CLK_AUDIO1_MUX, .present = true }, 8496609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio2_mux] = { .dt_id = TEGRA114_CLK_AUDIO2_MUX, .present = true }, 8506609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio3_mux] = { .dt_id = TEGRA114_CLK_AUDIO3_MUX, .present = true }, 8516609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_audio4_mux] = { .dt_id = TEGRA114_CLK_AUDIO4_MUX, .present = true }, 8526609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_spdif_mux] = { .dt_id = TEGRA114_CLK_SPDIF_MUX, .present = true }, 8536609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_out_1_mux] = { .dt_id = TEGRA114_CLK_CLK_OUT_1_MUX, .present = true }, 8546609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_out_2_mux] = { .dt_id = TEGRA114_CLK_CLK_OUT_2_MUX, .present = true }, 8556609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_clk_out_3_mux] = { .dt_id = TEGRA114_CLK_CLK_OUT_3_MUX, .present = true }, 8566609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dsia_mux] = { .dt_id = TEGRA114_CLK_DSIA_MUX, .present = true }, 8576609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver [tegra_clk_dsib_mux] = { .dt_id = TEGRA114_CLK_DSIB_MUX, .present = true }, 8586609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver}; 8596609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver 86073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijverstatic struct tegra_devclk devclks[] __initdata = { 86173d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "clk_m", .dt_id = TEGRA114_CLK_CLK_M }, 86273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_ref", .dt_id = TEGRA114_CLK_PLL_REF }, 86373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "clk_32k", .dt_id = TEGRA114_CLK_CLK_32K }, 86473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "clk_m_div2", .dt_id = TEGRA114_CLK_CLK_M_DIV2 }, 86573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "clk_m_div4", .dt_id = TEGRA114_CLK_CLK_M_DIV4 }, 86673d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_c", .dt_id = TEGRA114_CLK_PLL_C }, 86773d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_c_out1", .dt_id = TEGRA114_CLK_PLL_C_OUT1 }, 86873d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_c2", .dt_id = TEGRA114_CLK_PLL_C2 }, 86973d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_c3", .dt_id = TEGRA114_CLK_PLL_C3 }, 87073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_p", .dt_id = TEGRA114_CLK_PLL_P }, 87173d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_p_out1", .dt_id = TEGRA114_CLK_PLL_P_OUT1 }, 87273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_p_out2", .dt_id = TEGRA114_CLK_PLL_P_OUT2 }, 87373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_p_out3", .dt_id = TEGRA114_CLK_PLL_P_OUT3 }, 87473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_p_out4", .dt_id = TEGRA114_CLK_PLL_P_OUT4 }, 87573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_m", .dt_id = TEGRA114_CLK_PLL_M }, 87673d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_m_out1", .dt_id = TEGRA114_CLK_PLL_M_OUT1 }, 87773d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_x", .dt_id = TEGRA114_CLK_PLL_X }, 87873d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_x_out0", .dt_id = TEGRA114_CLK_PLL_X_OUT0 }, 87973d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_u", .dt_id = TEGRA114_CLK_PLL_U }, 88073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_u_480M", .dt_id = TEGRA114_CLK_PLL_U_480M }, 88173d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_u_60M", .dt_id = TEGRA114_CLK_PLL_U_60M }, 88273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_u_48M", .dt_id = TEGRA114_CLK_PLL_U_48M }, 88373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_u_12M", .dt_id = TEGRA114_CLK_PLL_U_12M }, 88473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_d", .dt_id = TEGRA114_CLK_PLL_D }, 88573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_d_out0", .dt_id = TEGRA114_CLK_PLL_D_OUT0 }, 88673d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_d2", .dt_id = TEGRA114_CLK_PLL_D2 }, 88773d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_d2_out0", .dt_id = TEGRA114_CLK_PLL_D2_OUT0 }, 88873d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_a", .dt_id = TEGRA114_CLK_PLL_A }, 88973d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_a_out0", .dt_id = TEGRA114_CLK_PLL_A_OUT0 }, 89073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_re_vco", .dt_id = TEGRA114_CLK_PLL_RE_VCO }, 89173d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_re_out", .dt_id = TEGRA114_CLK_PLL_RE_OUT }, 89273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pll_e_out0", .dt_id = TEGRA114_CLK_PLL_E_OUT0 }, 89373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "spdif_in_sync", .dt_id = TEGRA114_CLK_SPDIF_IN_SYNC }, 89473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "i2s0_sync", .dt_id = TEGRA114_CLK_I2S0_SYNC }, 89573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "i2s1_sync", .dt_id = TEGRA114_CLK_I2S1_SYNC }, 89673d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "i2s2_sync", .dt_id = TEGRA114_CLK_I2S2_SYNC }, 89773d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "i2s3_sync", .dt_id = TEGRA114_CLK_I2S3_SYNC }, 89873d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "i2s4_sync", .dt_id = TEGRA114_CLK_I2S4_SYNC }, 89973d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "vimclk_sync", .dt_id = TEGRA114_CLK_VIMCLK_SYNC }, 90073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio0", .dt_id = TEGRA114_CLK_AUDIO0 }, 90173d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio1", .dt_id = TEGRA114_CLK_AUDIO1 }, 90273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio2", .dt_id = TEGRA114_CLK_AUDIO2 }, 90373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio3", .dt_id = TEGRA114_CLK_AUDIO3 }, 90473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio4", .dt_id = TEGRA114_CLK_AUDIO4 }, 90573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "spdif", .dt_id = TEGRA114_CLK_SPDIF }, 90673d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio0_2x", .dt_id = TEGRA114_CLK_AUDIO0_2X }, 90773d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio1_2x", .dt_id = TEGRA114_CLK_AUDIO1_2X }, 90873d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio2_2x", .dt_id = TEGRA114_CLK_AUDIO2_2X }, 90973d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio3_2x", .dt_id = TEGRA114_CLK_AUDIO3_2X }, 91073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "audio4_2x", .dt_id = TEGRA114_CLK_AUDIO4_2X }, 91173d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "spdif_2x", .dt_id = TEGRA114_CLK_SPDIF_2X }, 91273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "extern1", .dev_id = "clk_out_1", .dt_id = TEGRA114_CLK_EXTERN1 }, 91373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "extern2", .dev_id = "clk_out_2", .dt_id = TEGRA114_CLK_EXTERN2 }, 91473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "extern3", .dev_id = "clk_out_3", .dt_id = TEGRA114_CLK_EXTERN3 }, 91573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "blink", .dt_id = TEGRA114_CLK_BLINK }, 91673d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "cclk_g", .dt_id = TEGRA114_CLK_CCLK_G }, 91773d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "cclk_lp", .dt_id = TEGRA114_CLK_CCLK_LP }, 91873d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "sclk", .dt_id = TEGRA114_CLK_SCLK }, 91973d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "hclk", .dt_id = TEGRA114_CLK_HCLK }, 92073d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .con_id = "pclk", .dt_id = TEGRA114_CLK_PCLK }, 9215ab5d4048e6ed8811245a4ea45264456c180545eAlexandre Courbot { .con_id = "fuse", .dt_id = TEGRA114_CLK_FUSE }, 92273d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .dev_id = "rtc-tegra", .dt_id = TEGRA114_CLK_RTC }, 92373d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver { .dev_id = "timer", .dt_id = TEGRA114_CLK_TIMER }, 92473d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver}; 92573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver 926343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijverstatic struct clk **clks; 9272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic unsigned long osc_freq; 9292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic unsigned long pll_ref_freq; 9302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic int __init tegra114_osc_clk_init(void __iomem *clk_base) 9322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 9332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 9342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 val, pll_ref_div; 9352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = readl_relaxed(clk_base + OSC_CTRL); 9372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver osc_freq = tegra114_input_freq[val >> OSC_CTRL_OSC_FREQ_SHIFT]; 9392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!osc_freq) { 9402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver WARN_ON(1); 9412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return -EINVAL; 9422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 9432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_m */ 9452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_rate(NULL, "clk_m", NULL, CLK_IS_ROOT, 9462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver osc_freq); 947c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_M] = clk; 9482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* pll_ref */ 9502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = (val >> OSC_CTRL_PLL_REF_DIV_SHIFT) & 3; 9512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pll_ref_div = 1 << val; 9522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_ref", "clk_m", 9532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, pll_ref_div); 954c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_REF] = clk; 9552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pll_ref_freq = osc_freq / pll_ref_div; 9572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return 0; 9592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 9602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_fixed_clk_init(void __iomem *clk_base) 9622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 9632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 9642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_32k */ 9662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_rate(NULL, "clk_32k", NULL, CLK_IS_ROOT, 9672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 32768); 968c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_32K] = clk; 9692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_m_div2 */ 9712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "clk_m_div2", "clk_m", 9722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 973c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_M_DIV2] = clk; 9742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_m_div4 */ 9762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "clk_m_div4", "clk_m", 9772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 4); 978c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_M_DIV4] = clk; 9792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 9812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic __init void tegra114_utmi_param_configure(void __iomem *clk_base) 9832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 9842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 reg; 9852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver int i; 9862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver for (i = 0; i < ARRAY_SIZE(utmi_parameters); i++) { 9882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (osc_freq == utmi_parameters[i].osc_frequency) 9892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver break; 9902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 9912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (i >= ARRAY_SIZE(utmi_parameters)) { 9932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("%s: Unexpected oscillator freq %lu\n", __func__, 9942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver osc_freq); 9952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 9962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 9972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIP_PLL_CFG2); 9992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Program UTMIP PLL stable and active counts */ 10012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* [FIXME] arclk_rst.h says WRONG! This should be 1ms -> 0x50 Check! */ 10022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_STABLE_COUNT(~0); 10032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG2_STABLE_COUNT(utmi_parameters[i].stable_count); 10042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_ACTIVE_DLY_COUNT(~0); 10062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG2_ACTIVE_DLY_COUNT(utmi_parameters[i]. 10082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver active_delay_count); 10092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Remove power downs from UTMIP PLL control bits */ 10112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_FORCE_PD_SAMP_A_POWERDOWN; 10122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_FORCE_PD_SAMP_B_POWERDOWN; 10132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_FORCE_PD_SAMP_C_POWERDOWN; 10142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIP_PLL_CFG2); 10162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Program UTMIP PLL delay and oscillator frequency counts */ 10182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIP_PLL_CFG1); 10192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_ENABLE_DLY_COUNT(~0); 10202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG1_ENABLE_DLY_COUNT(utmi_parameters[i]. 10222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver enable_delay_count); 10232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_XTAL_FREQ_COUNT(~0); 10252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG1_XTAL_FREQ_COUNT(utmi_parameters[i]. 10262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver xtal_freq_count); 10272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Remove power downs from UTMIP PLL control bits */ 10292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERDOWN; 10302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ACTIVE_POWERDOWN; 10312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLLU_POWERUP; 10322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLLU_POWERDOWN; 10332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIP_PLL_CFG1); 10342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Setup HW control of UTMIPLL */ 10362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIPLL_HW_PWRDN_CFG0); 10372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_USE_LOCKDET; 10382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIPLL_HW_PWRDN_CFG0_CLK_ENABLE_SWCTL; 10392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_SEQ_START_STATE; 10402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIPLL_HW_PWRDN_CFG0); 10412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIP_PLL_CFG1); 10432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERUP; 10442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERDOWN; 10452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIP_PLL_CFG1); 10462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver udelay(1); 10482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Setup SW override of UTMIPLL assuming USB2.0 10502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver ports are assigned to USB2 */ 10512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIPLL_HW_PWRDN_CFG0); 10522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_IDDQ_SWCTL; 10532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIPLL_HW_PWRDN_CFG0_IDDQ_OVERRIDE; 10542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIPLL_HW_PWRDN_CFG0); 10552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver udelay(1); 10572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Enable HW control UTMIPLL */ 10592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIPLL_HW_PWRDN_CFG0); 10602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_SEQ_ENABLE; 10612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIPLL_HW_PWRDN_CFG0); 10622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 10632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_pll_init(void __iomem *clk_base, 10652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver void __iomem *pmc) 10662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 10672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 val; 10682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 10692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLC */ 107104edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_pllxc("pll_c", "pll_ref", clk_base, 1072ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver pmc, 0, &pll_c_params, NULL); 107304edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clks[TEGRA114_CLK_PLL_C] = clk; 107404edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver 107504edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver /* PLLC_OUT1 */ 107604edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_divider("pll_c_out1_div", "pll_c", 107704edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_base + PLLC_OUT, 0, TEGRA_DIVIDER_ROUND_UP, 107804edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver 8, 8, 1, NULL); 107904edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_pll_out("pll_c_out1", "pll_c_out1_div", 108004edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_base + PLLC_OUT, 1, 0, 108104edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver CLK_SET_RATE_PARENT, 0, NULL); 108204edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clks[TEGRA114_CLK_PLL_C_OUT1] = clk; 10832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLC2 */ 1085ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver clk = tegra_clk_register_pllc("pll_c2", "pll_ref", clk_base, pmc, 0, 1086ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_c2_params, NULL); 1087c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_C2] = clk; 10882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLC3 */ 1090ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver clk = tegra_clk_register_pllc("pll_c3", "pll_ref", clk_base, pmc, 0, 1091ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_c3_params, NULL); 1092c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_C3] = clk; 10932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLM */ 10952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pllm("pll_m", "pll_ref", clk_base, pmc, 1096ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver CLK_IGNORE_UNUSED | CLK_SET_RATE_GATE, 1097ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_m_params, NULL); 1098c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_M] = clk; 10992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLM_OUT1 */ 11012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_m_out1_div", "pll_m", 11022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLM_OUT, 0, TEGRA_DIVIDER_ROUND_UP, 11032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8, 8, 1, NULL); 11042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_m_out1", "pll_m_out1_div", 11052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLM_OUT, 1, 0, CLK_IGNORE_UNUSED | 11062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 0, NULL); 1107c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_M_OUT1] = clk; 11082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLM_UD */ 11102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_m_ud", "pll_m", 11112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 1); 11122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU */ 11142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = readl(clk_base + pll_u_params.base_reg); 11152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val &= ~BIT(24); /* disable PLLU_OVERRIDE */ 11162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel(val, clk_base + pll_u_params.base_reg); 11172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_u", "pll_ref", clk_base, pmc, 0, 1119ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_u_params, &pll_u_lock); 1120c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U] = clk; 11212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_utmi_param_configure(clk_base); 11232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_480M */ 11252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "pll_u_480M", "pll_u", 11262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, clk_base + PLLU_BASE, 11272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 22, 0, &pll_u_lock); 1128c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_480M] = clk; 11292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_60M */ 11312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_u_60M", "pll_u", 11322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 8); 1133c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_60M] = clk; 11342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_48M */ 11362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_u_48M", "pll_u", 11372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 10); 1138c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_48M] = clk; 11392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_12M */ 11412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_u_12M", "pll_u", 11422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 40); 1143c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_12M] = clk; 11442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD */ 11462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_d", "pll_ref", clk_base, pmc, 0, 1147ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_d_params, &pll_d_lock); 1148c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D] = clk; 11492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD_OUT0 */ 11512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_d_out0", "pll_d", 11522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 1153c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D_OUT0] = clk; 11542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD2 */ 11562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_d2", "pll_ref", clk_base, pmc, 0, 1157ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_d2_params, &pll_d2_lock); 1158c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D2] = clk; 11592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD2_OUT0 */ 11612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_d2_out0", "pll_d2", 11622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 1163c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D2_OUT0] = clk; 11642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLRE */ 11662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pllre("pll_re_vco", "pll_ref", clk_base, pmc, 1167ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver 0, &pll_re_vco_params, &pll_re_lock, pll_ref_freq); 1168c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_RE_VCO] = clk; 11692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_divider_table(NULL, "pll_re_out", "pll_re_vco", 0, 11712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLRE_BASE, 16, 4, 0, 11722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pll_re_div_table, &pll_re_lock); 1173c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_RE_OUT] = clk; 11742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLE */ 11768e9cc80aa348938078c3c1a7ab55efb3c40990e3Peter De Schrijver clk = tegra_clk_register_plle_tegra114("pll_e_out0", "pll_ref", 1177ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver clk_base, 0, &pll_e_params, NULL); 1178c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_E_OUT0] = clk; 11792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 11802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 118176ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijverstatic __init void tegra114_periph_clk_init(void __iomem *clk_base, 118276ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver void __iomem *pmc_base) 11832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 11842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 118576ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver 11865c992afcf8e4f91fac05d39b86c7f7922a50145cAndrew Bresticker /* xusb_ss_div2 */ 11875c992afcf8e4f91fac05d39b86c7f7922a50145cAndrew Bresticker clk = clk_register_fixed_factor(NULL, "xusb_ss_div2", "xusb_ss_src", 0, 11885c992afcf8e4f91fac05d39b86c7f7922a50145cAndrew Bresticker 1, 2); 11895c992afcf8e4f91fac05d39b86c7f7922a50145cAndrew Bresticker clks[TEGRA114_CLK_XUSB_SS_DIV2] = clk; 119076ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver 119176ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver /* dsia mux */ 11922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "dsia_mux", mux_plld_out0_plld2_out0, 1193819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_plld_out0_plld2_out0), 1194819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 11952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLD_BASE, 25, 1, 0, &pll_d_lock); 1196c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DSIA_MUX] = clk; 11972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 119876ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver /* dsib mux */ 11992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "dsib_mux", mux_plld_out0_plld2_out0, 1200819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_plld_out0_plld2_out0), 1201819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 12022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLD2_BASE, 25, 1, 0, &pll_d2_lock); 1203c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DSIB_MUX] = clk; 12042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 120576ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver /* emc mux */ 12062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "emc_mux", mux_pllmcp_clkm, 1207819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_pllmcp_clkm), 1208819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 12092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + CLK_SOURCE_EMC, 12102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 29, 3, 0, NULL); 1211d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 121276ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver tegra_periph_clk_init(clk_base, pmc_base, tegra114_clks, 121376ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver &pll_p_params); 12142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 12152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 121631972fd95527a5942b777e89404501d5421a0df0Joseph Lo/* Tegra114 CPU clock and reset control functions */ 121731972fd95527a5942b777e89404501d5421a0df0Joseph Lostatic void tegra114_wait_cpu_in_reset(u32 cpu) 121831972fd95527a5942b777e89404501d5421a0df0Joseph Lo{ 121931972fd95527a5942b777e89404501d5421a0df0Joseph Lo unsigned int reg; 122031972fd95527a5942b777e89404501d5421a0df0Joseph Lo 122131972fd95527a5942b777e89404501d5421a0df0Joseph Lo do { 122231972fd95527a5942b777e89404501d5421a0df0Joseph Lo reg = readl(clk_base + CLK_RST_CONTROLLER_CPU_CMPLX_STATUS); 122331972fd95527a5942b777e89404501d5421a0df0Joseph Lo cpu_relax(); 122431972fd95527a5942b777e89404501d5421a0df0Joseph Lo } while (!(reg & (1 << cpu))); /* check CPU been reset or not */ 122531972fd95527a5942b777e89404501d5421a0df0Joseph Lo} 122631972fd95527a5942b777e89404501d5421a0df0Joseph Lostatic void tegra114_disable_cpu_clock(u32 cpu) 122731972fd95527a5942b777e89404501d5421a0df0Joseph Lo{ 122831972fd95527a5942b777e89404501d5421a0df0Joseph Lo /* flow controller would take care in the power sequence. */ 122931972fd95527a5942b777e89404501d5421a0df0Joseph Lo} 123031972fd95527a5942b777e89404501d5421a0df0Joseph Lo 1231ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#ifdef CONFIG_PM_SLEEP 1232ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lostatic void tegra114_cpu_clock_suspend(void) 1233ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo{ 1234ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo /* switch coresite to clk_m, save off original source */ 1235ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo tegra114_cpu_clk_sctx.clk_csite_src = 1236ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo readl(clk_base + CLK_SOURCE_CSITE); 1237ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo writel(3 << 30, clk_base + CLK_SOURCE_CSITE); 12380017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo 12390017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo tegra114_cpu_clk_sctx.cclkg_burst = 12400017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo readl(clk_base + CCLKG_BURST_POLICY); 12410017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo tegra114_cpu_clk_sctx.cclkg_divider = 12420017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo readl(clk_base + CCLKG_BURST_POLICY + 4); 1243ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo} 1244ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo 1245ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lostatic void tegra114_cpu_clock_resume(void) 1246ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo{ 1247ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo writel(tegra114_cpu_clk_sctx.clk_csite_src, 1248ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo clk_base + CLK_SOURCE_CSITE); 12490017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo 12500017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo writel(tegra114_cpu_clk_sctx.cclkg_burst, 12510017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo clk_base + CCLKG_BURST_POLICY); 12520017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo writel(tegra114_cpu_clk_sctx.cclkg_divider, 12530017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo clk_base + CCLKG_BURST_POLICY + 4); 1254ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo} 1255ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#endif 1256ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo 125731972fd95527a5942b777e89404501d5421a0df0Joseph Lostatic struct tegra_cpu_car_ops tegra114_cpu_car_ops = { 125831972fd95527a5942b777e89404501d5421a0df0Joseph Lo .wait_for_reset = tegra114_wait_cpu_in_reset, 125931972fd95527a5942b777e89404501d5421a0df0Joseph Lo .disable_clock = tegra114_disable_cpu_clock, 1260ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#ifdef CONFIG_PM_SLEEP 1261ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo .suspend = tegra114_cpu_clock_suspend, 1262ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo .resume = tegra114_cpu_clock_resume, 1263ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#endif 126431972fd95527a5942b777e89404501d5421a0df0Joseph Lo}; 12652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const struct of_device_id pmc_match[] __initconst = { 12672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .compatible = "nvidia,tegra114-pmc" }, 12682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {}, 12692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 12702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12719e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley/* 12729e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley * dfll_soc/dfll_ref apparently must be kept enabled, otherwise I2C5 12739e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley * breaks 12749e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley */ 1275056dfcf67ebaa9eb3aff5f35ce98c073157f1d5bSachin Kamatstatic struct tegra_clk_init_table init_table[] __initdata = { 1276c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTA, TEGRA114_CLK_PLL_P, 408000000, 0}, 1277c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTB, TEGRA114_CLK_PLL_P, 408000000, 0}, 1278c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTC, TEGRA114_CLK_PLL_P, 408000000, 0}, 1279c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTD, TEGRA114_CLK_PLL_P, 408000000, 0}, 1280c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_PLL_A, TEGRA114_CLK_CLK_MAX, 564480000, 1}, 1281c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_PLL_A_OUT0, TEGRA114_CLK_CLK_MAX, 11289600, 1}, 1282c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_EXTERN1, TEGRA114_CLK_PLL_A_OUT0, 0, 1}, 1283c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_CLK_OUT_1_MUX, TEGRA114_CLK_EXTERN1, 0, 1}, 1284c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_CLK_OUT_1, TEGRA114_CLK_CLK_MAX, 0, 1}, 1285c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S0, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 1286c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S1, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 1287c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S2, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 1288c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S3, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 1289c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S4, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 1290897e1dde1ec1571a28545594633624927fa0a76eAndrew Chew {TEGRA114_CLK_HOST1X, TEGRA114_CLK_PLL_P, 136000000, 0}, 1291c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_DFLL_SOC, TEGRA114_CLK_PLL_P, 51000000, 1}, 1292c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_DFLL_REF, TEGRA114_CLK_PLL_P, 51000000, 1}, 129377f71730341e9072766eabc5bbd001aa286e7a23Mikko Perttunen {TEGRA114_CLK_DISP1, TEGRA114_CLK_PLL_P, 0, 0}, 129477f71730341e9072766eabc5bbd001aa286e7a23Mikko Perttunen {TEGRA114_CLK_DISP2, TEGRA114_CLK_PLL_P, 0, 0}, 1295f67a8d21e63876a79f9f94b734049e789d594c7bThierry Reding {TEGRA114_CLK_GR2D, TEGRA114_CLK_PLL_C2, 300000000, 0}, 1296f67a8d21e63876a79f9f94b734049e789d594c7bThierry Reding {TEGRA114_CLK_GR3D, TEGRA114_CLK_PLL_C2, 300000000, 0}, 129739409aa4244f22eae3fa8f8db4b0cf9466b73c44Thierry Reding {TEGRA114_CLK_DSIALP, TEGRA114_CLK_PLL_P, 68000000, 0}, 129839409aa4244f22eae3fa8f8db4b0cf9466b73c44Thierry Reding {TEGRA114_CLK_DSIBLP, TEGRA114_CLK_PLL_P, 68000000, 0}, 1299fc20eeff6c03fcdbb2b5ac21472778b573850e77Mark Zhang 1300c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver /* This MUST be the last entry. */ 1301c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_CLK_MAX, TEGRA114_CLK_CLK_MAX, 0, 0}, 13022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 13032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_clock_apply_init_table(void) 13052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 1306c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver tegra_init_from_table(init_table, clks, TEGRA114_CLK_CLK_MAX); 13072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 13082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 130925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 131025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 131125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_car_barrier - wait for pending writes to the CAR to complete 131225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 131325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Wait for any outstanding writes to the CAR MMIO space from this CPU 131425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * to complete before continuing execution. No return value. 131525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 131625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleystatic void tegra114_car_barrier(void) 131725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 131825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley wmb(); /* probably unnecessary */ 131925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley readl_relaxed(clk_base + CPU_FINETRIM_SELECT); 132025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 132125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 132225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 132325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_high - use high-voltage propagation delays 132425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 132525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * When the CPU rail voltage is in the high-voltage range, use the 132625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * built-in hardwired clock propagation delays in the CPU clock 132725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * shaper. No return value. 132825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 132925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleyvoid tegra114_clock_tune_cpu_trimmers_high(void) 133025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 133125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley u32 select = 0; 133225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 133325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* Use hardwired rise->rise & fall->fall clock propagation delays */ 133425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley select |= ~(CPU_FINETRIM_1_FCPU_1 | CPU_FINETRIM_1_FCPU_2 | 133525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_3 | CPU_FINETRIM_1_FCPU_4 | 133625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_5 | CPU_FINETRIM_1_FCPU_6); 133725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(select, clk_base + CPU_FINETRIM_SELECT); 133825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 133925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley tegra114_car_barrier(); 134025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 134125c9ded6ed31184379c9b153ff37621fc323b084Paul WalmsleyEXPORT_SYMBOL(tegra114_clock_tune_cpu_trimmers_high); 134225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 134325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 134425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_low - use low-voltage propagation delays 134525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 134625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * When the CPU rail voltage is in the low-voltage range, use the 134725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * extended clock propagation delays set by 134825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_init(). The intention is to 134925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * maintain the input clock duty cycle that the FCPU subsystem 135025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * expects. No return value. 135125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 135225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleyvoid tegra114_clock_tune_cpu_trimmers_low(void) 135325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 135425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley u32 select = 0; 135525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 135625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* 135725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Use software-specified rise->rise & fall->fall clock 135825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * propagation delays (from 135925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_init() 136025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 136125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley select |= (CPU_FINETRIM_1_FCPU_1 | CPU_FINETRIM_1_FCPU_2 | 136225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_3 | CPU_FINETRIM_1_FCPU_4 | 136325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_5 | CPU_FINETRIM_1_FCPU_6); 136425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(select, clk_base + CPU_FINETRIM_SELECT); 136525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 136625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley tegra114_car_barrier(); 136725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 136825c9ded6ed31184379c9b153ff37621fc323b084Paul WalmsleyEXPORT_SYMBOL(tegra114_clock_tune_cpu_trimmers_low); 136925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 137025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 137125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_init - set up and enable clk prop delays 137225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 137325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Program extended clock propagation delays into the FCPU clock 137425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * shaper and enable them. XXX Define the purpose - peak current 137525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * reduction? No return value. 137625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 137725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/* XXX Initial voltage rail state assumption issues? */ 137825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleyvoid tegra114_clock_tune_cpu_trimmers_init(void) 137925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 138025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley u32 dr = 0, r = 0; 138125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 138225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* Increment the rise->rise clock delay by four steps */ 138325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley r |= (CPU_FINETRIM_R_FCPU_1_MASK | CPU_FINETRIM_R_FCPU_2_MASK | 138425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_R_FCPU_3_MASK | CPU_FINETRIM_R_FCPU_4_MASK | 138525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_R_FCPU_5_MASK | CPU_FINETRIM_R_FCPU_6_MASK); 138625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(r, clk_base + CPU_FINETRIM_R); 138725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 138825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* 138925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Use the rise->rise clock propagation delay specified in the 139025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * r field 139125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 139225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley dr |= (CPU_FINETRIM_1_FCPU_1 | CPU_FINETRIM_1_FCPU_2 | 139325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_3 | CPU_FINETRIM_1_FCPU_4 | 139425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_5 | CPU_FINETRIM_1_FCPU_6); 139525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(dr, clk_base + CPU_FINETRIM_DR); 139625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 139725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley tegra114_clock_tune_cpu_trimmers_low(); 139825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 139925c9ded6ed31184379c9b153ff37621fc323b084Paul WalmsleyEXPORT_SYMBOL(tegra114_clock_tune_cpu_trimmers_init); 140025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 14011c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley/** 14021c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * tegra114_clock_assert_dfll_dvco_reset - assert the DFLL's DVCO reset 14031c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * 14041c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * Assert the reset line of the DFLL's DVCO. No return value. 14051c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley */ 14061c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsleyvoid tegra114_clock_assert_dfll_dvco_reset(void) 14071c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley{ 14081c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley u32 v; 14091c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 14101c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v = readl_relaxed(clk_base + RST_DFLL_DVCO); 14111c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v |= (1 << DVFS_DFLL_RESET_SHIFT); 14121c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley writel_relaxed(v, clk_base + RST_DFLL_DVCO); 14131c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley tegra114_car_barrier(); 14141c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley} 14151c472d8e8284917a7687694effcc7ebb6911b63dPaul WalmsleyEXPORT_SYMBOL(tegra114_clock_assert_dfll_dvco_reset); 14161c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 14171c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley/** 14181c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * tegra114_clock_deassert_dfll_dvco_reset - deassert the DFLL's DVCO reset 14191c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * 14201c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * Deassert the reset line of the DFLL's DVCO, allowing the DVCO to 14211c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * operate. No return value. 14221c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley */ 14231c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsleyvoid tegra114_clock_deassert_dfll_dvco_reset(void) 14241c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley{ 14251c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley u32 v; 14261c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 14271c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v = readl_relaxed(clk_base + RST_DFLL_DVCO); 14281c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v &= ~(1 << DVFS_DFLL_RESET_SHIFT); 14291c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley writel_relaxed(v, clk_base + RST_DFLL_DVCO); 14301c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley tegra114_car_barrier(); 14311c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley} 14321c472d8e8284917a7687694effcc7ebb6911b63dPaul WalmsleyEXPORT_SYMBOL(tegra114_clock_deassert_dfll_dvco_reset); 14331c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 1434061cec925f212f145516e826f39962624a738dedPrashant Gaikwadstatic void __init tegra114_clock_init(struct device_node *np) 14352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 14362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct device_node *node; 14372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base = of_iomap(np, 0); 14392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!clk_base) { 14402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("ioremap tegra114 CAR failed\n"); 14412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 14422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 14432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver node = of_find_matching_node(NULL, pmc_match); 14452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!node) { 14462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("Failed to find pmc node\n"); 14472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver WARN_ON(1); 14482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 14492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 14502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base = of_iomap(node, 0); 14522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!pmc_base) { 14532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("Can't map pmc registers\n"); 14542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver WARN_ON(1); 14552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 14562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 14572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14586d5b988e7dc56bb97c39bdcbc006fadcd6ca371bStephen Warren clks = tegra_clk_init(clk_base, TEGRA114_CLK_CLK_MAX, 14596d5b988e7dc56bb97c39bdcbc006fadcd6ca371bStephen Warren TEGRA114_CLK_PERIPH_BANKS); 1460343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver if (!clks) 14612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 14622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1463343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver if (tegra114_osc_clk_init(clk_base) < 0) 1464d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver return; 1465d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 14662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_fixed_clk_init(clk_base); 14672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_pll_init(clk_base, pmc_base); 146876ebc134d45d7e6e1dc29fdcef4e539c5bc76eb8Peter De Schrijver tegra114_periph_clk_init(clk_base, pmc_base); 14696609dbe40e199ca8b1e99513d0e4bbc32b0d53b7Peter De Schrijver tegra_audio_clk_init(clk_base, pmc_base, tegra114_clks, &pll_a_params); 1470de4f30fd8403cd67449fbb9dc06a3d898fb9f10cPeter De Schrijver tegra_pmc_clk_init(pmc_base, tegra114_clks); 1471a7c8485a0ebbdce303c6709e208bb4fd08aff8adPeter De Schrijver tegra_super_clk_gen4_init(clk_base, pmc_base, tegra114_clks, 1472a7c8485a0ebbdce303c6709e208bb4fd08aff8adPeter De Schrijver &pll_x_params); 14732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1474343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver tegra_add_of_provider(np); 147573d37e4c7c4b9db26c9e4e1479e00996caa8e3f2Peter De Schrijver tegra_register_devclks(devclks, ARRAY_SIZE(devclks)); 14762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra_clk_apply_init_table = tegra114_clock_apply_init_table; 14782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra_cpu_car_ops = &tegra114_cpu_car_ops; 14802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 1481061cec925f212f145516e826f39962624a738dedPrashant GaikwadCLK_OF_DECLARE(tegra114, "nvidia,tegra114-car", tegra114_clock_init); 1482