clk-tegra114.c revision ebe142b2ad35d5656caae35d5deefdbebe847d3b
12cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver/* 22cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * Copyright (c) 2012, 2013, NVIDIA CORPORATION. All rights reserved. 32cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * 42cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * This program is free software; you can redistribute it and/or modify it 52cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * under the terms and conditions of the GNU General Public License, 62cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * version 2, as published by the Free Software Foundation. 72cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * 82cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * This program is distributed in the hope it will be useful, but WITHOUT 92cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or 102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for 112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * more details. 122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * 132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * You should have received a copy of the GNU General Public License 142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver * along with this program. If not, see <http://www.gnu.org/licenses/>. 152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver */ 162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/io.h> 182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clk.h> 192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clk-provider.h> 202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clkdev.h> 212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/of.h> 222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/of_address.h> 232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/delay.h> 2425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#include <linux/export.h> 252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include <linux/clk/tegra.h> 26c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver#include <dt-bindings/clock/tegra114-car.h> 272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#include "clk.h" 292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 301c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley#define RST_DFLL_DVCO 0x2F4 3125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_SELECT 0x4d4 /* override default prop dlys */ 3225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_DR 0x4d8 /* rise->rise prop dly A */ 3325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R 0x4e4 /* rise->rise prop dly inc A */ 342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 351c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley/* RST_DFLL_DVCO bitfields */ 361c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley#define DVFS_DFLL_RESET_SHIFT 0 371c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 3825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/* CPU_FINETRIM_SELECT and CPU_FINETRIM_DR bitfields */ 3925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_1 BIT(0) /* fcpu0 */ 4025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_2 BIT(1) /* fcpu1 */ 4125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_3 BIT(2) /* fcpu2 */ 4225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_4 BIT(3) /* fcpu3 */ 4325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_5 BIT(4) /* fl2 */ 4425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_1_FCPU_6 BIT(5) /* ftop */ 4525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 4625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/* CPU_FINETRIM_R bitfields */ 4725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_1_SHIFT 0 /* fcpu0 */ 4825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_1_MASK (0x3 << CPU_FINETRIM_R_FCPU_1_SHIFT) 4925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_2_SHIFT 2 /* fcpu1 */ 5025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_2_MASK (0x3 << CPU_FINETRIM_R_FCPU_2_SHIFT) 5125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_3_SHIFT 4 /* fcpu2 */ 5225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_3_MASK (0x3 << CPU_FINETRIM_R_FCPU_3_SHIFT) 5325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_4_SHIFT 6 /* fcpu3 */ 5425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_4_MASK (0x3 << CPU_FINETRIM_R_FCPU_4_SHIFT) 5525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_5_SHIFT 8 /* fl2 */ 5625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_5_MASK (0x3 << CPU_FINETRIM_R_FCPU_5_SHIFT) 5725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_6_SHIFT 10 /* ftop */ 5825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley#define CPU_FINETRIM_R_FCPU_6_MASK (0x3 << CPU_FINETRIM_R_FCPU_6_SHIFT) 5925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 60d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver#define TEGRA114_CLK_PERIPH_BANKS 5 61d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_BASE 0x80 632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_MISC2 0x88 642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_MISC 0x8c 652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC2_BASE 0x4e8 662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC2_MISC 0x4ec 672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC3_BASE 0x4fc 682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC3_MISC 0x500 692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLM_BASE 0x90 702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLM_MISC 0x9c 712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLP_BASE 0xa0 722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLP_MISC 0xac 732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_BASE 0xe0 742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_MISC 0xe4 752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_MISC2 0x514 762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_MISC3 0x518 772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD_BASE 0xd0 782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD_MISC 0xdc 792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD2_BASE 0x4b8 802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLD2_MISC 0x4bc 812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_BASE 0xe8 822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_MISC 0xec 832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLA_BASE 0xb0 842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLA_MISC 0xbc 852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLU_BASE 0xc0 862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLU_MISC 0xcc 872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_BASE 0x4c4 882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_MISC 0x4c8 892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLL_MISC_LOCK_ENABLE 18 912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_MISC_LOCK_ENABLE 24 922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLDU_MISC_LOCK_ENABLE 22 932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_MISC_LOCK_ENABLE 9 942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_MISC_LOCK_ENABLE 30 952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_IDDQ_BIT 26 972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLX_IDDQ_BIT 3 982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_IDDQ_BIT 16 992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLL_BASE_LOCK BIT(27) 1012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_MISC_LOCK BIT(11) 1022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLRE_MISC_LOCK BIT(24) 1032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLCX_BASE_LOCK (BIT(26)|BIT(27)) 1042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLE_AUX 0x48c 1062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLC_OUT 0x84 1072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLM_OUT 0x94 1082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLP_OUTA 0xa4 1092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLP_OUTB 0xa8 1102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLA_OUT 0xb4 1112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_CLK_I2S0 0x4a0 1132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_CLK_I2S1 0x4a4 1142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_CLK_I2S2 0x4a8 1152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_CLK_I2S3 0x4ac 1162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_CLK_I2S4 0x4b0 1172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_CLK_SPDIF 0x4b4 1182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define AUDIO_SYNC_DOUBLER 0x49c 1202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PMC_CLK_OUT_CNTRL 0x1a8 1222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PMC_DPD_PADS_ORIDE 0x1c 1232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PMC_DPD_PADS_ORIDE_BLINK_ENB 20 1242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PMC_CTRL 0 1252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PMC_CTRL_BLINK_ENB 7 1269139227d4caef6a8daae8a428f9a4bbb7394ea8bAlexandre Courbot#define PMC_BLINK_TIMER 0x40 1272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define OSC_CTRL 0x50 1292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define OSC_CTRL_OSC_FREQ_SHIFT 28 1302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define OSC_CTRL_PLL_REF_DIV_SHIFT 26 1312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define PLLXC_SW_MAX_P 6 1332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CCLKG_BURST_POLICY 0x368 1352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CCLKLP_BURST_POLICY 0x370 1362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define SCLK_BURST_POLICY 0x028 1372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define SYSTEM_CLK_RATE 0x030 1382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2 0x488 1402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_STABLE_COUNT(x) (((x) & 0xffff) << 6) 1412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_ACTIVE_DLY_COUNT(x) (((x) & 0x3f) << 18) 1422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_FORCE_PD_SAMP_A_POWERDOWN BIT(0) 1432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_FORCE_PD_SAMP_B_POWERDOWN BIT(2) 1442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG2_FORCE_PD_SAMP_C_POWERDOWN BIT(4) 1452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1 0x484 1472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_ENABLE_DLY_COUNT(x) (((x) & 0x1f) << 6) 1482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_XTAL_FREQ_COUNT(x) (((x) & 0xfff) << 0) 1492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLLU_POWERUP BIT(17) 1502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLLU_POWERDOWN BIT(16) 1512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERUP BIT(15) 1522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERDOWN BIT(14) 1532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIP_PLL_CFG1_FORCE_PLL_ACTIVE_POWERDOWN BIT(12) 1542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0 0x52c 1562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_START_STATE BIT(25) 1572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_ENABLE BIT(24) 1582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_USE_LOCKDET BIT(6) 1592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_RESET_INPUT_VALUE BIT(5) 1602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_SEQ_IN_SWCTL BIT(4) 1612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_CLK_ENABLE_SWCTL BIT(2) 1622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_IDDQ_OVERRIDE BIT(1) 1632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define UTMIPLL_HW_PWRDN_CFG0_IDDQ_SWCTL BIT(0) 1642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2S0 0x1d8 1662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2S1 0x100 1672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2S2 0x104 1682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_NDFLASH 0x160 1692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2S3 0x3bc 1702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2S4 0x3c0 1712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SPDIF_OUT 0x108 1722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SPDIF_IN 0x10c 1732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_PWM 0x110 1742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_ADX 0x638 1752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_AMX 0x63c 1762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_HDA 0x428 1772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_HDA2CODEC_2X 0x3e4 1782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SBC1 0x134 1792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SBC2 0x118 1802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SBC3 0x11c 1812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SBC4 0x1b4 1822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SBC5 0x3c8 1832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SBC6 0x3cc 1842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SATA_OOB 0x420 1852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SATA 0x424 1862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_NDSPEED 0x3f8 1872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_VFIR 0x168 1882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SDMMC1 0x150 1892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SDMMC2 0x154 1902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SDMMC3 0x1bc 1912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SDMMC4 0x164 1922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_VDE 0x1c8 1932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_CSITE 0x1d4 1942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_LA 0x1f8 1952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_TRACE 0x634 1962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_OWR 0x1cc 1972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_NOR 0x1d0 1982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_MIPI 0x174 1992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2C1 0x124 2002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2C2 0x198 2012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2C3 0x1b8 2022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2C4 0x3c4 2032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2C5 0x128 2042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTA 0x178 2052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTB 0x17c 2062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTC 0x1a0 2072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTD 0x1c0 2082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTE 0x1c4 2092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTA_DBG 0x178 2102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTB_DBG 0x17c 2112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTC_DBG 0x1a0 2122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTD_DBG 0x1c0 2132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_UARTE_DBG 0x1c4 2142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_3D 0x158 2152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_2D 0x15c 2162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_VI_SENSOR 0x1a8 2172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_VI 0x148 2182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_EPP 0x16c 2192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_MSENC 0x1f0 2202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_TSEC 0x1f4 2212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_HOST1X 0x180 2222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_HDMI 0x18c 2232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DISP1 0x138 2242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DISP2 0x13c 2252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_CILAB 0x614 2262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_CILCD 0x618 2272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_CILE 0x61c 2282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DSIALP 0x620 2292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DSIBLP 0x624 2302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_TSENSOR 0x3b8 2312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_D_AUDIO 0x3d0 2322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DAM0 0x3d8 2332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DAM1 0x3dc 2342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_DAM2 0x3e0 2352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_ACTMON 0x3e8 2362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_EXTERN1 0x3ec 2372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_EXTERN2 0x3f0 2382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_EXTERN3 0x3f4 2392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_I2CSLOW 0x3fc 2402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SE 0x42c 2412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_MSELECT 0x3b4 2429e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley#define CLK_SOURCE_DFLL_REF 0x62c 2439e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley#define CLK_SOURCE_DFLL_SOC 0x630 2442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_SOC_THERM 0x644 2452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_XUSB_HOST_SRC 0x600 2462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_XUSB_FALCON_SRC 0x604 2472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_XUSB_FS_SRC 0x608 2482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_XUSB_SS_SRC 0x610 2492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_XUSB_DEV_SRC 0x60c 2502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define CLK_SOURCE_EMC 0x19c 2512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 252d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver/* PLLM override registers */ 253d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver#define PMC_PLLM_WB0_OVERRIDE 0x1dc 254d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver#define PMC_PLLM_WB0_OVERRIDE_2 0x2b0 255d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver 25631972fd95527a5942b777e89404501d5421a0df0Joseph Lo/* Tegra CPU clock and reset control regs */ 25731972fd95527a5942b777e89404501d5421a0df0Joseph Lo#define CLK_RST_CONTROLLER_CPU_CMPLX_STATUS 0x470 25831972fd95527a5942b777e89404501d5421a0df0Joseph Lo 259ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#ifdef CONFIG_PM_SLEEP 260ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lostatic struct cpu_clk_suspend_context { 261ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo u32 clk_csite_src; 2620017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo u32 cclkg_burst; 2630017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo u32 cclkg_divider; 264ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo} tegra114_cpu_clk_sctx; 265ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#endif 266ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo 2672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __iomem *clk_base; 2682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __iomem *pmc_base; 2692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_d_lock); 2712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_d2_lock); 2722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_u_lock); 2732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_div_lock); 2742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(pll_re_lock); 2752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(clk_doubler_lock); 2762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(clk_out_lock); 2772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic DEFINE_SPINLOCK(sysrate_lock); 2782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 279fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllxc_nmp = { 280fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 281fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 282fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 283fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 284fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 285fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 4, 286fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 287fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 2882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllxc_p[] = { 2892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 0 }, 2902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 1 }, 2912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 3, .hw_val = 2 }, 2922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 4, .hw_val = 3 }, 2932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 5, .hw_val = 4 }, 2942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 6, .hw_val = 5 }, 2952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 8, .hw_val = 6 }, 2962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 10, .hw_val = 7 }, 2972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 12, .hw_val = 8 }, 2982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 16, .hw_val = 9 }, 2992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 12, .hw_val = 10 }, 3002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 16, .hw_val = 11 }, 3012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 20, .hw_val = 12 }, 3022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 24, .hw_val = 13 }, 3032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 32, .hw_val = 14 }, 3042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 3052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_c_freq_table[] = { 3082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 12000000, 624000000, 104, 0, 2}, 3092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 12000000, 600000000, 100, 0, 2}, 3102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 13000000, 600000000, 92, 0, 2}, /* actual: 598.0 MHz */ 3112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 16800000, 600000000, 71, 0, 2}, /* actual: 596.4 MHz */ 3122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 19200000, 600000000, 62, 0, 2}, /* actual: 595.2 MHz */ 3132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 26000000, 600000000, 92, 1, 2}, /* actual: 598.0 MHz */ 3142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { 0, 0, 0, 0, 0, 0 }, 3152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_c_params = { 3182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 3192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 800000000, 3202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 3212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 50 MHz */ 3222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 600000000, 3232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1400000000, 3242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLC_BASE, 3252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLC_MISC, 3262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 3272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLC_MISC_LOCK_ENABLE, 3282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 3292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_reg = PLLC_MISC, 3302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_bit_idx = PLLC_IDDQ_BIT, 3312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .max_p = PLLXC_SW_MAX_P, 3322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .dyn_ramp_reg = PLLC_MISC2, 3332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepa_shift = 17, 3342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepb_shift = 9, 3352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllxc_p, 336fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllxc_nmp, 337ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_c_freq_table, 338ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 339fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 340fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 341fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllcx_nmp = { 342fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 343fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 2, 344fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 345fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 346fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 347fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 3, 3482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllc_p[] = { 3512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 0 }, 3522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 1 }, 3532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 4, .hw_val = 3 }, 3542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 8, .hw_val = 5 }, 3552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 16, .hw_val = 7 }, 3562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 3572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_cx_freq_table[] = { 3602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 600000000, 100, 0, 2}, 3612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 600000000, 92, 0, 2}, /* actual: 598.0 MHz */ 3622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 600000000, 71, 0, 2}, /* actual: 596.4 MHz */ 3632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 600000000, 62, 0, 2}, /* actual: 595.2 MHz */ 3642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 600000000, 92, 1, 2}, /* actual: 598.0 MHz */ 3652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 3662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_c2_params = { 3692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 3702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 48000000, 3712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 3722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, 3732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 600000000, 3742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1200000000, 3752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLC2_BASE, 3762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLC2_MISC, 3772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 3782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 3792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 3802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllc_p, 381fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllcx_nmp, 382fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .max_p = 7, 3832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[0] = 0x4f0, 3842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[1] = 0x4f4, 3852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[2] = 0x4f8, 386ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_cx_freq_table, 387ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 3882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 3892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_c3_params = { 3912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 3922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 48000000, 3932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 3942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, 3952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 600000000, 3962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1200000000, 3972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLC3_BASE, 3982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLC3_MISC, 3992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 4002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 4012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 4022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllc_p, 403fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllcx_nmp, 404fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .max_p = 7, 4052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[0] = 0x504, 4062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[1] = 0x508, 4072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .ext_misc_reg[2] = 0x50c, 408ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_cx_freq_table, 409ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 4102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 412fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllm_nmp = { 413fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 414fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 415d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .override_divm_shift = 0, 416fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 417fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 418d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .override_divn_shift = 8, 419fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 420fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 1, 421d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .override_divp_shift = 27, 422fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 423fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 4242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllm_p[] = { 4252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 0 }, 4262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 1 }, 4272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 4282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_m_freq_table[] = { 4312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 800000000, 66, 0, 1}, /* actual: 792.0 MHz */ 4322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 800000000, 61, 0, 1}, /* actual: 793.0 MHz */ 4332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 800000000, 47, 0, 1}, /* actual: 789.6 MHz */ 4342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 800000000, 41, 0, 1}, /* actual: 787.2 MHz */ 4352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 800000000, 61, 1, 1}, /* actual: 793.0 MHz */ 4362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 4372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_m_params = { 4402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 4412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 500000000, 4422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 4432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 50 MHz */ 4442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 400000000, 4452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1066000000, 4462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLM_BASE, 4472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLM_MISC, 4482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 4492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 4502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 4512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .max_p = 2, 4522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllm_p, 453fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllm_nmp, 454d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .pmc_divnm_reg = PMC_PLLM_WB0_OVERRIDE, 455d53442e94db0f214989287aa7cd3806cffd1d0b3Peter De Schrijver .pmc_divp_reg = PMC_PLLM_WB0_OVERRIDE_2, 456ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_m_freq_table, 457ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 458fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 459fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 460fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllp_nmp = { 461fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 462fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 5, 463fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 464fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 10, 465fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 466fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 3, 4672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_p_freq_table[] = { 4702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 216000000, 432, 12, 1, 8}, 4712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 216000000, 432, 13, 1, 8}, 4722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 216000000, 360, 14, 1, 8}, 4732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 216000000, 360, 16, 1, 8}, 4742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 216000000, 432, 26, 1, 8}, 4752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 4762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_p_params = { 4792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 4802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 31000000, 4812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 4822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 4832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 200000000, 4842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 700000000, 4852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLP_BASE, 4862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLP_MISC, 4872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 4882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 4892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 490fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 491ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_p_freq_table, 492ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_FIXED | TEGRA_PLL_USE_LOCK, 493ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .fixed_rate = 408000000, 4942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 4952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 4962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_a_freq_table[] = { 4972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {9600000, 282240000, 147, 5, 0, 4}, 4982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {9600000, 368640000, 192, 5, 0, 4}, 4992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {9600000, 240000000, 200, 8, 0, 8}, 5002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {28800000, 282240000, 245, 25, 0, 8}, 5022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {28800000, 368640000, 320, 25, 0, 8}, 5032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {28800000, 240000000, 200, 24, 0, 8}, 5042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 5052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_a_params = { 5092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 5102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 31000000, 5112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 5122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 5132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 200000000, 5142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 700000000, 5152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLA_BASE, 5162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLA_MISC, 5172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 5182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 5192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 520fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 521ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_a_freq_table, 522ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_HAS_CPCON | TEGRA_PLL_USE_LOCK, 5232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_d_freq_table[] = { 5262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 216000000, 864, 12, 2, 12}, 5272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 216000000, 864, 13, 2, 12}, 5282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 216000000, 720, 14, 2, 12}, 5292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 216000000, 720, 16, 2, 12}, 5302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 216000000, 864, 26, 2, 12}, 5312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 594000000, 594, 12, 0, 12}, 5332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 594000000, 594, 13, 0, 12}, 5342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 594000000, 495, 14, 0, 12}, 5352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 594000000, 495, 16, 0, 12}, 5362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 594000000, 594, 26, 0, 12}, 5372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 1000000000, 1000, 12, 0, 12}, 5392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 1000000000, 1000, 13, 0, 12}, 5402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 1000000000, 625, 12, 0, 12}, 5412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 1000000000, 1000, 26, 0, 12}, 5422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 5442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_d_params = { 5472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 5482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 40000000, 5492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 5502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 5512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 500000000, 5522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1000000000, 5532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLD_BASE, 5542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLD_MISC, 5552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 5562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLDU_MISC_LOCK_ENABLE, 5572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 1000, 558fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 559ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_d_freq_table, 560ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_HAS_CPCON | TEGRA_PLL_SET_LFCON | 561ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver TEGRA_PLL_USE_LOCK, 5622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_d2_params = { 5652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 5662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 40000000, 5672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 5682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 5692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 500000000, 5702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 1000000000, 5712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLD2_BASE, 5722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLD2_MISC, 5732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 5742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLDU_MISC_LOCK_ENABLE, 5752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 1000, 576fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllp_nmp, 577ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_d_freq_table, 578ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_HAS_CPCON | TEGRA_PLL_SET_LFCON | 579ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver TEGRA_PLL_USE_LOCK, 5802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 5822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct pdiv_map pllu_p[] = { 5832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 1, .hw_val = 1 }, 5842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 2, .hw_val = 0 }, 5852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .pdiv = 0, .hw_val = 0 }, 5862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 5872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 588fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllu_nmp = { 589fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 590fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 5, 591fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 592fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 10, 593fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 20, 594fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 1, 595fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 596fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 5972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_u_freq_table[] = { 5982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 480000000, 960, 12, 0, 12}, 5992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 480000000, 960, 13, 0, 12}, 6002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 480000000, 400, 7, 0, 5}, 6012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 480000000, 200, 4, 0, 3}, 6022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 480000000, 960, 26, 0, 12}, 6032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 6042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_u_params = { 6072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 2000000, 6082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 40000000, 6092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 1000000, 6102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 6000000, 6112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 480000000, 6122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 960000000, 6132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLU_BASE, 6142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLU_MISC, 6152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 6162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLDU_MISC_LOCK_ENABLE, 6172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 1000, 6182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllu_p, 619fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllu_nmp, 620ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_u_freq_table, 621ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLLU | TEGRA_PLL_HAS_CPCON | TEGRA_PLL_SET_LFCON | 622ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver TEGRA_PLL_USE_LOCK, 6232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_x_freq_table[] = { 6262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* 1 GHz */ 6272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {12000000, 1000000000, 83, 0, 1}, /* actual: 996.0 MHz */ 6282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {13000000, 1000000000, 76, 0, 1}, /* actual: 988.0 MHz */ 6292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {16800000, 1000000000, 59, 0, 1}, /* actual: 991.2 MHz */ 6302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {19200000, 1000000000, 52, 0, 1}, /* actual: 998.4 MHz */ 6312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {26000000, 1000000000, 76, 1, 1}, /* actual: 988.0 MHz */ 6322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 6342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_x_params = { 6372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 6382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 800000000, 6392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 6402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 50 MHz */ 6412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 700000000, 6422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 2400000000U, 6432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLX_BASE, 6442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLX_MISC, 6452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLL_BASE_LOCK, 6462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLL_MISC_LOCK_ENABLE, 6472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 6482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_reg = PLLX_MISC3, 6492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_bit_idx = PLLX_IDDQ_BIT, 6502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .max_p = PLLXC_SW_MAX_P, 6512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .dyn_ramp_reg = PLLX_MISC2, 6522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepa_shift = 16, 6532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stepb_shift = 24, 6542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .pdiv_tohw = pllxc_p, 655fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllxc_nmp, 656ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_x_freq_table, 657ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 6582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 6602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_freq_table pll_e_freq_table[] = { 6612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLE special case: use cpcon field to store cml divider value */ 6622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {336000000, 100000000, 100, 21, 16, 11}, 6632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {312000000, 100000000, 200, 26, 24, 13}, 6648e9cc80aa348938078c3c1a7ab55efb3c40990e3Peter De Schrijver {12000000, 100000000, 200, 1, 24, 13}, 6652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {0, 0, 0, 0, 0, 0}, 6662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 6672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 668fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp plle_nmp = { 669fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 670fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 671fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 672fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 673fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 24, 674fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 4, 675fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 676fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 6772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_e_params = { 6782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 6792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 1000000000, 6802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 6812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 75000000, 6822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 1600000000, 6832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 2400000000U, 6842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLE_BASE, 6852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLE_MISC, 6862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .aux_reg = PLLE_AUX, 6872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLLE_MISC_LOCK, 6882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLE_MISC_LOCK_ENABLE, 6892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 690fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &plle_nmp, 691ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .freq_table = pll_e_freq_table, 692ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_FIXED, 693ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .fixed_rate = 100000000, 694fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver}; 695fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver 696fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijverstatic struct div_nmp pllre_nmp = { 697fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_shift = 0, 698fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divm_width = 8, 699fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_shift = 8, 700fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divn_width = 8, 701fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_shift = 16, 702fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .divp_width = 4, 7032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 7042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_clk_pll_params pll_re_vco_params = { 7062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_min = 12000000, 7072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .input_max = 1000000000, 7082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_min = 12000000, 7092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .cf_max = 19200000, /* s/w policy, h/w capability 38 MHz */ 7102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_min = 300000000, 7112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .vco_max = 600000000, 7122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .base_reg = PLLRE_BASE, 7132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .misc_reg = PLLRE_MISC, 7142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_mask = PLLRE_MISC_LOCK, 7152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_enable_bit_idx = PLLRE_MISC_LOCK_ENABLE, 7162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .lock_delay = 300, 7172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_reg = PLLRE_MISC, 7182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .iddq_bit_idx = PLLRE_IDDQ_BIT, 719fd428ad87b1f4a12820de07ecb3a155c51c802c7Peter De Schrijver .div_nmp = &pllre_nmp, 720ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver .flags = TEGRA_PLL_USE_LOCK, 7212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 7222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver/* possible OSC frequencies in Hz */ 7242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic unsigned long tegra114_input_freq[] = { 7252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 13000000, 7262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [1] = 16800000, 7272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [4] = 19200000, 7282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [5] = 38400000, 7292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [8] = 12000000, 7302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [9] = 48000000, 7312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [12] = 260000000, 7322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 7332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define MASK(x) (BIT(x) - 1) 7352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_MUX(_name, _con_id, _dev_id, _parents, _offset, \ 737d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _gate_flags, _clk_id) \ 7382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 739252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 30, MASK(2), 0, 0, 8, 1, TEGRA_DIVIDER_ROUND_UP, \ 740343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _clk_num, _gate_flags, _clk_id, _parents##_idx, 0) 7412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_MUX_FLAGS(_name, _con_id, _dev_id, _parents, _offset,\ 743d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _gate_flags, _clk_id, flags)\ 7442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 745252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 30, MASK(2), 0, 0, 8, 1, TEGRA_DIVIDER_ROUND_UP,\ 746343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _clk_num, _gate_flags, _clk_id, _parents##_idx, flags) 7472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_MUX8(_name, _con_id, _dev_id, _parents, _offset, \ 749d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _gate_flags, _clk_id) \ 7502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 751252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 29, MASK(3), 0, 0, 8, 1, TEGRA_DIVIDER_ROUND_UP,\ 752343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _clk_num, _gate_flags, _clk_id, _parents##_idx, 0) 7532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_INT_FLAGS(_name, _con_id, _dev_id, _parents, _offset,\ 755d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _gate_flags, _clk_id, flags)\ 7562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 757252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 30, MASK(2), 0, 0, 8, 1, TEGRA_DIVIDER_INT | \ 758d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, _clk_num, \ 759343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _gate_flags, _clk_id, _parents##_idx, flags) 7602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_INT8(_name, _con_id, _dev_id, _parents, _offset,\ 762d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _gate_flags, _clk_id) \ 7632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 764252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 29, MASK(3), 0, 0, 8, 1, TEGRA_DIVIDER_INT | \ 765d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, _clk_num, \ 766343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _gate_flags, _clk_id, _parents##_idx, 0) 7672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_UART(_name, _con_id, _dev_id, _parents, _offset,\ 769d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _clk_id) \ 7702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 771252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 30, MASK(2), 0, 0, 16, 1, TEGRA_DIVIDER_UART | \ 772d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, _clk_num, \ 773343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver 0, _clk_id, _parents##_idx, 0) 7742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_I2C(_name, _con_id, _dev_id, _parents, _offset,\ 776d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _clk_id) \ 7772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 778252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 30, MASK(2), 0, 0, 16, 0, TEGRA_DIVIDER_ROUND_UP,\ 779343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _clk_num, 0, _clk_id, _parents##_idx, 0) 7802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_NODIV(_name, _con_id, _dev_id, _parents, _offset, \ 782d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _mux_shift, _mux_mask, _clk_num, \ 7832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver _gate_flags, _clk_id) \ 7842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset,\ 785d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _mux_shift, _mux_mask, 0, 0, 0, 0, 0,\ 786343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _clk_num, _gate_flags, \ 7872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver _clk_id, _parents##_idx, 0) 7882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_XUSB(_name, _con_id, _dev_id, _parents, _offset, \ 790d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _clk_num, _gate_flags, _clk_id) \ 7912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, _parents, _offset, \ 792252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver 29, MASK(3), 0, 0, 8, 1, TEGRA_DIVIDER_INT | \ 793d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, _clk_num, \ 794343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _gate_flags, _clk_id, _parents##_idx, 0) 7952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define TEGRA_INIT_DATA_AUDIO(_name, _con_id, _dev_id, _offset, _clk_num,\ 797d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver _gate_flags, _clk_id) \ 7982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_INIT_DATA_TABLE(_name, _con_id, _dev_id, mux_d_audio_clk, \ 799252d0d2bb07119296e215de7dc9afa8d12746b80Peter De Schrijver _offset, 16, 0xE01F, 0, 0, 8, 1, \ 800343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver TEGRA_DIVIDER_ROUND_UP, _clk_num, \ 801343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver _gate_flags , _clk_id, mux_d_audio_clk_idx, 0) 8022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstruct utmi_clk_param { 8042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Oscillator Frequency in KHz */ 8052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 osc_frequency; 8062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Enable Delay Count */ 8072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 enable_delay_count; 8082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Stable count */ 8092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 stable_count; 8102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Active delay count */ 8112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 active_delay_count; 8122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* UTMIP PLL Xtal frequency count */ 8132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u8 xtal_freq_count; 8142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const struct utmi_clk_param utmi_parameters[] = { 8172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 13000000, .enable_delay_count = 0x02, 8182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x33, .active_delay_count = 0x05, 8192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0x7F}, 8202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 19200000, .enable_delay_count = 0x03, 8212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x4B, .active_delay_count = 0x06, 8222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0xBB}, 8232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 12000000, .enable_delay_count = 0x02, 8242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x2F, .active_delay_count = 0x04, 8252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0x76}, 8262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 26000000, .enable_delay_count = 0x04, 8272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x66, .active_delay_count = 0x09, 8282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0xFE}, 8292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {.osc_frequency = 16800000, .enable_delay_count = 0x03, 8302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .stable_count = 0x41, .active_delay_count = 0x0A, 8312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver .xtal_freq_count = 0xA4}, 8322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver/* peripheral mux definitions */ 8352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define MUX_I2S_SPDIF(_id) \ 8372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllaout0_##_id##_2x_pllp_clkm[] = { "pll_a_out0", \ 8382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver #_id, "pll_p",\ 8392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m"}; 8402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De SchrijverMUX_I2S_SPDIF(audio0) 8412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De SchrijverMUX_I2S_SPDIF(audio1) 8422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De SchrijverMUX_I2S_SPDIF(audio2) 8432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De SchrijverMUX_I2S_SPDIF(audio3) 8442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De SchrijverMUX_I2S_SPDIF(audio4) 8452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De SchrijverMUX_I2S_SPDIF(audio) 8462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllaout0_audio0_2x_pllp_clkm_idx NULL 8482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllaout0_audio1_2x_pllp_clkm_idx NULL 8492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllaout0_audio2_2x_pllp_clkm_idx NULL 8502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllaout0_audio3_2x_pllp_clkm_idx NULL 8512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllaout0_audio4_2x_pllp_clkm_idx NULL 8522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllaout0_audio_2x_pllp_clkm_idx NULL 8532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllc_pllm_clkm[] = { 8552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_c", "pll_m", "clk_m" 8562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllp_pllc_pllm_clkm_idx NULL 8582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllc_pllm[] = { "pll_p", "pll_c", "pll_m" }; 8602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllp_pllc_pllm_idx NULL 8612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllc_clk32_clkm[] = { 8632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_c", "clk_32k", "clk_m" 8642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllp_pllc_clk32_clkm_idx NULL 8662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_plla_pllc_pllp_clkm[] = { 8682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_a_out0", "pll_c", "pll_p", "clk_m" 8692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_plla_pllc_pllp_clkm_idx mux_pllp_pllc_pllm_clkm_idx 8712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllc2_c_c3_pllm_clkm[] = { 8732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_c2", "pll_c", "pll_c3", "pll_m", "clk_m" 8742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic u32 mux_pllp_pllc2_c_c3_pllm_clkm_idx[] = { 8762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 0, [1] = 1, [2] = 2, [3] = 3, [4] = 4, [5] = 6, 8772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_clkm[] = { 8802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "clk_m" 8812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic u32 mux_pllp_clkm_idx[] = { 8832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 0, [1] = 3, 8842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllm_pllc2_c_c3_pllp_plla[] = { 8872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_m", "pll_c2", "pll_c", "pll_c3", "pll_p", "pll_a_out0" 8882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllm_pllc2_c_c3_pllp_plla_idx mux_pllp_pllc2_c_c3_pllm_clkm_idx 8902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllm_plld_plla_pllc_plld2_clkm[] = { 8922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_m", "pll_d_out0", "pll_a_out0", "pll_c", 8932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_d2_out0", "clk_m" 8942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 8952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllp_pllm_plld_plla_pllc_plld2_clkm_idx NULL 8962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllm_pllc_pllp_plla[] = { 8982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_m", "pll_c", "pll_p", "pll_a_out0" 8992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllm_pllc_pllp_plla_idx mux_pllp_pllc_pllm_clkm_idx 9012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllc_clkm[] = { 9032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_c", "pll_m" 9042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic u32 mux_pllp_pllc_clkm_idx[] = { 9062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 0, [1] = 1, [2] = 3, 9072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllp_pllc_clkm_clk32[] = { 9102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_c", "clk_m", "clk_32k" 9112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_pllp_pllc_clkm_clk32_idx NULL 9132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_plla_clk32_pllp_clkm_plle[] = { 9152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_a_out0", "clk_32k", "pll_p", "clk_m", "pll_e_out0" 9162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_plla_clk32_pllp_clkm_plle_idx NULL 9182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_clkm_pllp_pllc_pllre[] = { 9202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m", "pll_p", "pll_c", "pll_re_out" 9212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic u32 mux_clkm_pllp_pllc_pllre_idx[] = { 9232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 0, [1] = 1, [2] = 3, [3] = 5, 9242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_clkm_48M_pllp_480M[] = { 9272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m", "pll_u_48M", "pll_p", "pll_u_480M" 9282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_clkm_48M_pllp_480M_idx NULL 9302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_clkm_pllre_clk32_480M_pllc_ref[] = { 9322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m", "pll_re_out", "clk_32k", "pll_u_480M", "pll_c", "pll_ref" 9332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic u32 mux_clkm_pllre_clk32_480M_pllc_ref_idx[] = { 9352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 0, [1] = 1, [2] = 3, [3] = 3, [4] = 4, [5] = 7, 9362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_plld_out0_plld2_out0[] = { 9392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_d_out0", "pll_d2_out0", 9402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver#define mux_plld_out0_plld2_out0_idx NULL 9422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_d_audio_clk[] = { 9442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_a_out0", "pll_p", "clk_m", "spdif_in_sync", "i2s0_sync", 9452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "i2s1_sync", "i2s2_sync", "i2s3_sync", "i2s4_sync", "vimclk_sync", 9462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic u32 mux_d_audio_clk_idx[] = { 9482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [0] = 0, [1] = 0x8000, [2] = 0xc000, [3] = 0xE000, [4] = 0xE001, 9492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver [5] = 0xE002, [6] = 0xE003, [7] = 0xE004, [8] = 0xE005, [9] = 0xE007, 9502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_pllmcp_clkm[] = { 9532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_m_out0", "pll_c_out0", "pll_p_out0", "clk_m", "pll_m_ud", 9542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const struct clk_div_table pll_re_div_table[] = { 9572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 0, .div = 1 }, 9582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 1, .div = 2 }, 9592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 2, .div = 3 }, 9602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 3, .div = 4 }, 9612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 4, .div = 5 }, 9622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 5, .div = 6 }, 9632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .val = 0, .div = 0 }, 9642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 9652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 966343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijverstatic struct clk **clks; 9672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic unsigned long osc_freq; 9692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic unsigned long pll_ref_freq; 9702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic int __init tegra114_osc_clk_init(void __iomem *clk_base) 9722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 9732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 9742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 val, pll_ref_div; 9752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = readl_relaxed(clk_base + OSC_CTRL); 9772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver osc_freq = tegra114_input_freq[val >> OSC_CTRL_OSC_FREQ_SHIFT]; 9792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!osc_freq) { 9802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver WARN_ON(1); 9812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return -EINVAL; 9822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 9832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_m */ 9852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_rate(NULL, "clk_m", NULL, CLK_IS_ROOT, 9862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver osc_freq); 9872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "clk_m", NULL); 988c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_M] = clk; 9892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* pll_ref */ 9912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = (val >> OSC_CTRL_PLL_REF_DIV_SHIFT) & 3; 9922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pll_ref_div = 1 << val; 9932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_ref", "clk_m", 9942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, pll_ref_div); 9952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_ref", NULL); 996c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_REF] = clk; 9972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 9982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pll_ref_freq = osc_freq / pll_ref_div; 9992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return 0; 10012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 10022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_fixed_clk_init(void __iomem *clk_base) 10042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 10052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 10062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_32k */ 10082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_rate(NULL, "clk_32k", NULL, CLK_IS_ROOT, 10092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 32768); 10102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "clk_32k", NULL); 1011c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_32K] = clk; 10122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_m_div2 */ 10142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "clk_m_div2", "clk_m", 10152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 10162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "clk_m_div2", NULL); 1017c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_M_DIV2] = clk; 10182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_m_div4 */ 10202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "clk_m_div4", "clk_m", 10212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 4); 10222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "clk_m_div4", NULL); 1023c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_M_DIV4] = clk; 10242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 10262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic __init void tegra114_utmi_param_configure(void __iomem *clk_base) 10282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 10292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 reg; 10302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver int i; 10312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver for (i = 0; i < ARRAY_SIZE(utmi_parameters); i++) { 10332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (osc_freq == utmi_parameters[i].osc_frequency) 10342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver break; 10352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 10362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (i >= ARRAY_SIZE(utmi_parameters)) { 10382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("%s: Unexpected oscillator freq %lu\n", __func__, 10392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver osc_freq); 10402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 10412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 10422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIP_PLL_CFG2); 10442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Program UTMIP PLL stable and active counts */ 10462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* [FIXME] arclk_rst.h says WRONG! This should be 1ms -> 0x50 Check! */ 10472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_STABLE_COUNT(~0); 10482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG2_STABLE_COUNT(utmi_parameters[i].stable_count); 10492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_ACTIVE_DLY_COUNT(~0); 10512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG2_ACTIVE_DLY_COUNT(utmi_parameters[i]. 10532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver active_delay_count); 10542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Remove power downs from UTMIP PLL control bits */ 10562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_FORCE_PD_SAMP_A_POWERDOWN; 10572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_FORCE_PD_SAMP_B_POWERDOWN; 10582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG2_FORCE_PD_SAMP_C_POWERDOWN; 10592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIP_PLL_CFG2); 10612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Program UTMIP PLL delay and oscillator frequency counts */ 10632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIP_PLL_CFG1); 10642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_ENABLE_DLY_COUNT(~0); 10652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG1_ENABLE_DLY_COUNT(utmi_parameters[i]. 10672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver enable_delay_count); 10682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_XTAL_FREQ_COUNT(~0); 10702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIP_PLL_CFG1_XTAL_FREQ_COUNT(utmi_parameters[i]. 10712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver xtal_freq_count); 10722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Remove power downs from UTMIP PLL control bits */ 10742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERDOWN; 10752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ACTIVE_POWERDOWN; 10762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLLU_POWERUP; 10772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLLU_POWERDOWN; 10782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIP_PLL_CFG1); 10792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Setup HW control of UTMIPLL */ 10812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIPLL_HW_PWRDN_CFG0); 10822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_USE_LOCKDET; 10832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIPLL_HW_PWRDN_CFG0_CLK_ENABLE_SWCTL; 10842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_SEQ_START_STATE; 10852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIPLL_HW_PWRDN_CFG0); 10862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIP_PLL_CFG1); 10882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERUP; 10892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIP_PLL_CFG1_FORCE_PLL_ENABLE_POWERDOWN; 10902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIP_PLL_CFG1); 10912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver udelay(1); 10932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 10942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Setup SW override of UTMIPLL assuming USB2.0 10952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver ports are assigned to USB2 */ 10962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIPLL_HW_PWRDN_CFG0); 10972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_IDDQ_SWCTL; 10982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg &= ~UTMIPLL_HW_PWRDN_CFG0_IDDQ_OVERRIDE; 10992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIPLL_HW_PWRDN_CFG0); 11002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver udelay(1); 11022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* Enable HW control UTMIPLL */ 11042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg = readl_relaxed(clk_base + UTMIPLL_HW_PWRDN_CFG0); 11052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver reg |= UTMIPLL_HW_PWRDN_CFG0_SEQ_ENABLE; 11062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel_relaxed(reg, clk_base + UTMIPLL_HW_PWRDN_CFG0); 11072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 11082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_pll_init(void __iomem *clk_base, 11102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver void __iomem *pmc) 11112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 11122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 val; 11132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 11142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLC */ 111604edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_pllxc("pll_c", "pll_ref", clk_base, 1117ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver pmc, 0, &pll_c_params, NULL); 111804edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_register_clkdev(clk, "pll_c", NULL); 111904edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clks[TEGRA114_CLK_PLL_C] = clk; 112004edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver 112104edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver /* PLLC_OUT1 */ 112204edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_divider("pll_c_out1_div", "pll_c", 112304edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_base + PLLC_OUT, 0, TEGRA_DIVIDER_ROUND_UP, 112404edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver 8, 8, 1, NULL); 112504edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_pll_out("pll_c_out1", "pll_c_out1_div", 112604edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_base + PLLC_OUT, 1, 0, 112704edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver CLK_SET_RATE_PARENT, 0, NULL); 112804edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_register_clkdev(clk, "pll_c_out1", NULL); 112904edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clks[TEGRA114_CLK_PLL_C_OUT1] = clk; 11302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLC2 */ 1132ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver clk = tegra_clk_register_pllc("pll_c2", "pll_ref", clk_base, pmc, 0, 1133ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_c2_params, NULL); 11342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_c2", NULL); 1135c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_C2] = clk; 11362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLC3 */ 1138ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver clk = tegra_clk_register_pllc("pll_c3", "pll_ref", clk_base, pmc, 0, 1139ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_c3_params, NULL); 11402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_c3", NULL); 1141c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_C3] = clk; 11422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLP */ 11442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_p", "pll_ref", clk_base, pmc, 0, 1145ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_p_params, NULL); 11462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_p", NULL); 1147c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_P] = clk; 11482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLP_OUT1 */ 11502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_p_out1_div", "pll_p", 11512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTA, 0, TEGRA_DIVIDER_FIXED | 11522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, 8, 8, 1, &pll_div_lock); 11532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_p_out1", "pll_p_out1_div", 11542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTA, 1, 0, 11552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_IGNORE_UNUSED | CLK_SET_RATE_PARENT, 0, 11562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &pll_div_lock); 11572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_p_out1", NULL); 1158c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_P_OUT1] = clk; 11592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLP_OUT2 */ 11612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_p_out2_div", "pll_p", 11622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTA, 0, TEGRA_DIVIDER_FIXED | 1163c388eee21ad20929f440d6fae94c995791c5818bPeter De Schrijver TEGRA_DIVIDER_ROUND_UP | TEGRA_DIVIDER_INT, 24, 1164c388eee21ad20929f440d6fae94c995791c5818bPeter De Schrijver 8, 1, &pll_div_lock); 11652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_p_out2", "pll_p_out2_div", 11662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTA, 17, 16, 11672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_IGNORE_UNUSED | CLK_SET_RATE_PARENT, 0, 11682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &pll_div_lock); 11692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_p_out2", NULL); 1170c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_P_OUT2] = clk; 11712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLP_OUT3 */ 11732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_p_out3_div", "pll_p", 11742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTB, 0, TEGRA_DIVIDER_FIXED | 11752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, 8, 8, 1, &pll_div_lock); 11762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_p_out3", "pll_p_out3_div", 11772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTB, 1, 0, 11782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_IGNORE_UNUSED | CLK_SET_RATE_PARENT, 0, 11792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &pll_div_lock); 11802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_p_out3", NULL); 1181c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_P_OUT3] = clk; 11822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLP_OUT4 */ 11842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_p_out4_div", "pll_p", 11852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTB, 0, TEGRA_DIVIDER_FIXED | 11862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_DIVIDER_ROUND_UP, 24, 8, 1, 11872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &pll_div_lock); 11882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_p_out4", "pll_p_out4_div", 11892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLP_OUTB, 17, 16, 11902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_IGNORE_UNUSED | CLK_SET_RATE_PARENT, 0, 11912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &pll_div_lock); 11922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_p_out4", NULL); 1193c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_P_OUT4] = clk; 11942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 11952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLM */ 11962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pllm("pll_m", "pll_ref", clk_base, pmc, 1197ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver CLK_IGNORE_UNUSED | CLK_SET_RATE_GATE, 1198ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_m_params, NULL); 11992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_m", NULL); 1200c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_M] = clk; 12012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLM_OUT1 */ 12032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_m_out1_div", "pll_m", 12042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLM_OUT, 0, TEGRA_DIVIDER_ROUND_UP, 12052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8, 8, 1, NULL); 12062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_m_out1", "pll_m_out1_div", 12072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLM_OUT, 1, 0, CLK_IGNORE_UNUSED | 12082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 0, NULL); 12092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_m_out1", NULL); 1210c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_M_OUT1] = clk; 12112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLM_UD */ 12132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_m_ud", "pll_m", 12142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 1); 12152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLX */ 121704edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk = tegra_clk_register_pllxc("pll_x", "pll_ref", clk_base, 1218ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver pmc, CLK_IGNORE_UNUSED, &pll_x_params, NULL); 121904edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clk_register_clkdev(clk, "pll_x", NULL); 122004edb099a4a7e774a98b241dc016957922cbfb44Peter De Schrijver clks[TEGRA114_CLK_PLL_X] = clk; 12212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLX_OUT0 */ 12232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_x_out0", "pll_x", 12242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 12252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_x_out0", NULL); 1226c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_X_OUT0] = clk; 12272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU */ 12292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = readl(clk_base + pll_u_params.base_reg); 12302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val &= ~BIT(24); /* disable PLLU_OVERRIDE */ 12312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel(val, clk_base + pll_u_params.base_reg); 12322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_u", "pll_ref", clk_base, pmc, 0, 1234ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_u_params, &pll_u_lock); 12352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_u", NULL); 1236c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U] = clk; 12372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_utmi_param_configure(clk_base); 12392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_480M */ 12412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "pll_u_480M", "pll_u", 12422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, clk_base + PLLU_BASE, 12432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 22, 0, &pll_u_lock); 12442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_u_480M", NULL); 1245c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_480M] = clk; 12462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_60M */ 12482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_u_60M", "pll_u", 12492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 8); 12502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_u_60M", NULL); 1251c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_60M] = clk; 12522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_48M */ 12542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_u_48M", "pll_u", 12552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 10); 12562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_u_48M", NULL); 1257c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_48M] = clk; 12582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLU_12M */ 12602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_u_12M", "pll_u", 12612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 40); 12622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_u_12M", NULL); 1263c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_U_12M] = clk; 12642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD */ 12662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_d", "pll_ref", clk_base, pmc, 0, 1267ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_d_params, &pll_d_lock); 12682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_d", NULL); 1269c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D] = clk; 12702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD_OUT0 */ 12722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_d_out0", "pll_d", 12732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 12742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_d_out0", NULL); 1275c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D_OUT0] = clk; 12762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD2 */ 12782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_d2", "pll_ref", clk_base, pmc, 0, 1279ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_d2_params, &pll_d2_lock); 12802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_d2", NULL); 1281c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D2] = clk; 12822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLD2_OUT0 */ 12842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "pll_d2_out0", "pll_d2", 12852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 1, 2); 12862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_d2_out0", NULL); 1287c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_D2_OUT0] = clk; 12882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLA */ 12902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll("pll_a", "pll_p_out1", clk_base, pmc, 0, 1291ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver &pll_a_params, NULL); 12922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_a", NULL); 1293c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_A] = clk; 12942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 12952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLA_OUT0 */ 12962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("pll_a_out0_div", "pll_a", 12972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLA_OUT, 0, TEGRA_DIVIDER_ROUND_UP, 12982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 8, 8, 1, NULL); 12992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pll_out("pll_a_out0", "pll_a_out0_div", 13002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLA_OUT, 1, 0, CLK_IGNORE_UNUSED | 13012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 0, NULL); 13022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_a_out0", NULL); 1303c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_A_OUT0] = clk; 13042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLRE */ 13062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_pllre("pll_re_vco", "pll_ref", clk_base, pmc, 1307ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver 0, &pll_re_vco_params, &pll_re_lock, pll_ref_freq); 13082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_re_vco", NULL); 1309c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_RE_VCO] = clk; 13102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_divider_table(NULL, "pll_re_out", "pll_re_vco", 0, 13122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLRE_BASE, 16, 4, 0, 13132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pll_re_div_table, &pll_re_lock); 13142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_re_out", NULL); 1315c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_RE_OUT] = clk; 13162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PLLE */ 13188e9cc80aa348938078c3c1a7ab55efb3c40990e3Peter De Schrijver clk = tegra_clk_register_plle_tegra114("pll_e_out0", "pll_ref", 1319ebe142b2ad35d5656caae35d5deefdbebe847d3bPeter De Schrijver clk_base, 0, &pll_e_params, NULL); 13202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pll_e_out0", NULL); 1321c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PLL_E_OUT0] = clk; 13222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 13232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *mux_audio_sync_clk[] = { "spdif_in_sync", "i2s0_sync", 13252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "i2s1_sync", "i2s2_sync", "i2s3_sync", "i2s4_sync", "vimclk_sync", 13262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 13272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *clk_out1_parents[] = { "clk_m", "clk_m_div2", 13292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m_div4", "extern1", 13302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 13312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *clk_out2_parents[] = { "clk_m", "clk_m_div2", 13332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m_div4", "extern2", 13342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 13352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *clk_out3_parents[] = { "clk_m", "clk_m_div2", 13372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_m_div4", "extern3", 13382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 13392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_audio_clk_init(void __iomem *clk_base) 13412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 13422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 13432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* spdif_in_sync */ 13452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("spdif_in_sync", 24000000, 13462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 24000000); 13472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "spdif_in_sync", NULL); 1348c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_SPDIF_IN_SYNC] = clk; 13492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* i2s0_sync */ 13512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("i2s0_sync", 24000000, 24000000); 13522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "i2s0_sync", NULL); 1353c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_I2S0_SYNC] = clk; 13542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* i2s1_sync */ 13562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("i2s1_sync", 24000000, 24000000); 13572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "i2s1_sync", NULL); 1358c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_I2S1_SYNC] = clk; 13592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* i2s2_sync */ 13612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("i2s2_sync", 24000000, 24000000); 13622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "i2s2_sync", NULL); 1363c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_I2S2_SYNC] = clk; 13642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* i2s3_sync */ 13662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("i2s3_sync", 24000000, 24000000); 13672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "i2s3_sync", NULL); 1368c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_I2S3_SYNC] = clk; 13692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* i2s4_sync */ 13712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("i2s4_sync", 24000000, 24000000); 13722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "i2s4_sync", NULL); 1373c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_I2S4_SYNC] = clk; 13742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* vimclk_sync */ 13762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_sync_source("vimclk_sync", 24000000, 24000000); 13772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "vimclk_sync", NULL); 1378c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_VIMCLK_SYNC] = clk; 13792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio0 */ 13812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "audio0_mux", mux_audio_sync_clk, 1382819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_audio_sync_clk), 1383819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 13842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S0, 0, 3, 0, 13852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver NULL); 1386c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO0_MUX] = clk; 13872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "audio0", "audio0_mux", 0, 13882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S0, 4, 13892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_GATE_SET_TO_DISABLE, NULL); 13902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio0", NULL); 1391c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO0] = clk; 13922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 13932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio1 */ 13942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "audio1_mux", mux_audio_sync_clk, 1395819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_audio_sync_clk), 1396819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 13972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S1, 0, 3, 0, 13982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver NULL); 1399c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO1_MUX] = clk; 14002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "audio1", "audio1_mux", 0, 14012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S1, 4, 14022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_GATE_SET_TO_DISABLE, NULL); 14032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio1", NULL); 1404c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO1] = clk; 14052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio2 */ 14072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "audio2_mux", mux_audio_sync_clk, 1408819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_audio_sync_clk), 1409819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 14102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S2, 0, 3, 0, 14112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver NULL); 1412c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO2_MUX] = clk; 14132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "audio2", "audio2_mux", 0, 14142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S2, 4, 14152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_GATE_SET_TO_DISABLE, NULL); 14162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio2", NULL); 1417c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO2] = clk; 14182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio3 */ 14202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "audio3_mux", mux_audio_sync_clk, 1421819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_audio_sync_clk), 1422819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 14232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S3, 0, 3, 0, 14242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver NULL); 1425c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO3_MUX] = clk; 14262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "audio3", "audio3_mux", 0, 14272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S3, 4, 14282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_GATE_SET_TO_DISABLE, NULL); 14292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio3", NULL); 1430c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO3] = clk; 14312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio4 */ 14332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "audio4_mux", mux_audio_sync_clk, 1434819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_audio_sync_clk), 1435819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 14362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S4, 0, 3, 0, 14372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver NULL); 1438c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO4_MUX] = clk; 14392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "audio4", "audio4_mux", 0, 14402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_I2S4, 4, 14412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_GATE_SET_TO_DISABLE, NULL); 14422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio4", NULL); 1443c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO4] = clk; 14442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* spdif */ 14462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "spdif_mux", mux_audio_sync_clk, 1447819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_audio_sync_clk), 1448819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 14492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_SPDIF, 0, 3, 0, 14502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver NULL); 1451c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_SPDIF_MUX] = clk; 14522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "spdif", "spdif_mux", 0, 14532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_CLK_SPDIF, 4, 14542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_GATE_SET_TO_DISABLE, NULL); 14552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "spdif", NULL); 1456c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_SPDIF] = clk; 14572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio0_2x */ 14592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "audio0_doubler", "audio0", 14602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 2, 1); 14612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("audio0_div", "audio0_doubler", 14622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_DOUBLER, 0, 0, 24, 1, 14632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, &clk_doubler_lock); 14642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("audio0_2x", "audio0_div", 14652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1466d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver CLK_SET_RATE_PARENT, 113, 14672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver periph_clk_enb_refcnt); 14682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio0_2x", NULL); 1469c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO0_2X] = clk; 14702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio1_2x */ 14722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "audio1_doubler", "audio1", 14732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 2, 1); 14742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("audio1_div", "audio1_doubler", 14752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_DOUBLER, 0, 0, 25, 1, 14762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, &clk_doubler_lock); 14772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("audio1_2x", "audio1_div", 14782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1479d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver CLK_SET_RATE_PARENT, 114, 14802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver periph_clk_enb_refcnt); 14812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio1_2x", NULL); 1482c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO1_2X] = clk; 14832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio2_2x */ 14852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "audio2_doubler", "audio2", 14862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 2, 1); 14872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("audio2_div", "audio2_doubler", 14882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_DOUBLER, 0, 0, 26, 1, 14892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, &clk_doubler_lock); 14902cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("audio2_2x", "audio2_div", 14912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1492d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver CLK_SET_RATE_PARENT, 115, 14932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver periph_clk_enb_refcnt); 14942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio2_2x", NULL); 1495c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO2_2X] = clk; 14962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 14972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio3_2x */ 14982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "audio3_doubler", "audio3", 14992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 2, 1); 15002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("audio3_div", "audio3_doubler", 15012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_DOUBLER, 0, 0, 27, 1, 15022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, &clk_doubler_lock); 15032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("audio3_2x", "audio3_div", 15042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1505d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver CLK_SET_RATE_PARENT, 116, 15062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver periph_clk_enb_refcnt); 15072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio3_2x", NULL); 1508c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO3_2X] = clk; 15092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* audio4_2x */ 15112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "audio4_doubler", "audio4", 15122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 2, 1); 15132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("audio4_div", "audio4_doubler", 15142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_DOUBLER, 0, 0, 28, 1, 15152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, &clk_doubler_lock); 15162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("audio4_2x", "audio4_div", 15172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1518d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver CLK_SET_RATE_PARENT, 117, 15192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver periph_clk_enb_refcnt); 15202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "audio4_2x", NULL); 1521c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_AUDIO4_2X] = clk; 15222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* spdif_2x */ 15242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "spdif_doubler", "spdif", 15252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 2, 1); 15262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_divider("spdif_div", "spdif_doubler", 15272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + AUDIO_SYNC_DOUBLER, 0, 0, 29, 1, 15282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, &clk_doubler_lock); 15292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("spdif_2x", "spdif_div", 15302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 15312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 118, 1532d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 15332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "spdif_2x", NULL); 1534c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_SPDIF_2X] = clk; 15352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 15362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_pmc_clk_init(void __iomem *pmc_base) 15382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 15392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 15402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_out_1 */ 15422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "clk_out_1_mux", clk_out1_parents, 1543819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(clk_out1_parents), 1544819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 15452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CLK_OUT_CNTRL, 6, 3, 0, 15462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &clk_out_lock); 1547c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_OUT_1_MUX] = clk; 15482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "clk_out_1", "clk_out_1_mux", 0, 15492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CLK_OUT_CNTRL, 2, 0, 15502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &clk_out_lock); 15512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "extern1", "clk_out_1"); 1552c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_OUT_1] = clk; 15532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_out_2 */ 15552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "clk_out_2_mux", clk_out2_parents, 1556819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(clk_out2_parents), 1557819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 15582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CLK_OUT_CNTRL, 14, 3, 0, 15592cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &clk_out_lock); 1560c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_OUT_2_MUX] = clk; 15612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "clk_out_2", "clk_out_2_mux", 0, 15622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CLK_OUT_CNTRL, 10, 0, 15632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &clk_out_lock); 15642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "extern2", "clk_out_2"); 1565c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_OUT_2] = clk; 15662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* clk_out_3 */ 15682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "clk_out_3_mux", clk_out3_parents, 1569819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(clk_out3_parents), 1570819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 15712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CLK_OUT_CNTRL, 22, 3, 0, 15722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &clk_out_lock); 1573c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_OUT_3_MUX] = clk; 15742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "clk_out_3", "clk_out_3_mux", 0, 15752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CLK_OUT_CNTRL, 18, 0, 15762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &clk_out_lock); 15772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "extern3", "clk_out_3"); 1578c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CLK_OUT_3] = clk; 15792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* blink */ 15819139227d4caef6a8daae8a428f9a4bbb7394ea8bAlexandre Courbot /* clear the blink timer register to directly output clk_32k */ 15829139227d4caef6a8daae8a428f9a4bbb7394ea8bAlexandre Courbot writel_relaxed(0, pmc_base + PMC_BLINK_TIMER); 15832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "blink_override", "clk_32k", 0, 15842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_DPD_PADS_ORIDE, 15852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver PMC_DPD_PADS_ORIDE_BLINK_ENB, 0, NULL); 15862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "blink", "blink_override", 0, 15872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base + PMC_CTRL, 15882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver PMC_CTRL_BLINK_ENB, 0, NULL); 15892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "blink", NULL); 1590c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_BLINK] = clk; 15912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 15932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *sclk_parents[] = { "clk_m", "pll_c_out1", "pll_p_out4", 159529b09447b648ed23ce290994389b3c281a1b6c69Peter De Schrijver "pll_p", "pll_p_out2", "unused", 15962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "clk_32k", "pll_m_out1" }; 15972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 15982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *cclk_g_parents[] = { "clk_m", "pll_c", "clk_32k", "pll_m", 15992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_p_out4", "unused", 16002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "unused", "pll_x" }; 16012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const char *cclk_lp_parents[] = { "clk_m", "pll_c", "clk_32k", "pll_m", 16032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "pll_p", "pll_p_out4", "unused", 16042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver "unused", "pll_x", "pll_x_out0" }; 16052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_super_clk_init(void __iomem *clk_base) 16072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 16082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 16092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* CCLKG */ 16112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_super_mux("cclk_g", cclk_g_parents, 16122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver ARRAY_SIZE(cclk_g_parents), 16132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 16142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + CCLKG_BURST_POLICY, 16152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, 4, 0, 0, NULL); 16162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "cclk_g", NULL); 1617c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CCLK_G] = clk; 16182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* CCLKLP */ 16202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_super_mux("cclk_lp", cclk_lp_parents, 16212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver ARRAY_SIZE(cclk_lp_parents), 16222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 16232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + CCLKLP_BURST_POLICY, 16242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, 4, 8, 9, NULL); 16252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "cclk_lp", NULL); 1626c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CCLK_LP] = clk; 16272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* SCLK */ 16292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_super_mux("sclk", sclk_parents, 16302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver ARRAY_SIZE(sclk_parents), 16312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_SET_RATE_PARENT, 16322cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + SCLK_BURST_POLICY, 16332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 0, 4, 0, 0, NULL); 16342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "sclk", NULL); 1635c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_SCLK] = clk; 16362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* HCLK */ 16382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_divider(NULL, "hclk_div", "sclk", 0, 16392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + SYSTEM_CLK_RATE, 4, 2, 0, 16402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &sysrate_lock); 16412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "hclk", "hclk_div", CLK_SET_RATE_PARENT | 16422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_IGNORE_UNUSED, clk_base + SYSTEM_CLK_RATE, 16432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 7, CLK_GATE_SET_TO_DISABLE, &sysrate_lock); 16442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "hclk", NULL); 1645c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_HCLK] = clk; 16462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* PCLK */ 16482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_divider(NULL, "pclk_div", "hclk", 0, 16492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + SYSTEM_CLK_RATE, 0, 2, 0, 16502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &sysrate_lock); 16512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_gate(NULL, "pclk", "pclk_div", CLK_SET_RATE_PARENT | 16522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver CLK_IGNORE_UNUSED, clk_base + SYSTEM_CLK_RATE, 16532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 3, CLK_GATE_SET_TO_DISABLE, &sysrate_lock); 16542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, "pclk", NULL); 1655c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_PCLK] = clk; 16562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 16572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 16582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_periph_init_data tegra_periph_clk_list[] = { 1659d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("i2s0", NULL, "tegra30-i2s.0", mux_pllaout0_audio0_2x_pllp_clkm, CLK_SOURCE_I2S0, 30, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_I2S0), 1660d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("i2s1", NULL, "tegra30-i2s.1", mux_pllaout0_audio1_2x_pllp_clkm, CLK_SOURCE_I2S1, 11, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_I2S1), 1661d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("i2s2", NULL, "tegra30-i2s.2", mux_pllaout0_audio2_2x_pllp_clkm, CLK_SOURCE_I2S2, 18, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_I2S2), 1662d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("i2s3", NULL, "tegra30-i2s.3", mux_pllaout0_audio3_2x_pllp_clkm, CLK_SOURCE_I2S3, 101, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_I2S3), 1663d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("i2s4", NULL, "tegra30-i2s.4", mux_pllaout0_audio4_2x_pllp_clkm, CLK_SOURCE_I2S4, 102, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_I2S4), 1664d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("spdif_out", "spdif_out", "tegra30-spdif", mux_pllaout0_audio_2x_pllp_clkm, CLK_SOURCE_SPDIF_OUT, 10, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SPDIF_OUT), 1665d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("spdif_in", "spdif_in", "tegra30-spdif", mux_pllp_pllc_pllm, CLK_SOURCE_SPDIF_IN, 10, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SPDIF_IN), 1666d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("pwm", NULL, "pwm", mux_pllp_pllc_clk32_clkm, CLK_SOURCE_PWM, 17, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_PWM), 1667d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("adx", NULL, "adx", mux_plla_pllc_pllp_clkm, CLK_SOURCE_ADX, 154, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_ADX), 1668d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("amx", NULL, "amx", mux_plla_pllc_pllp_clkm, CLK_SOURCE_AMX, 153, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_AMX), 1669d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("hda", "hda", "tegra30-hda", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_HDA, 125, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_HDA), 1670d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("hda2codec_2x", "hda2codec", "tegra30-hda", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_HDA2CODEC_2X, 111, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_HDA2CODEC_2X), 1671d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("sbc1", NULL, "tegra11-spi.0", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SBC1, 41, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SBC1), 1672d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("sbc2", NULL, "tegra11-spi.1", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SBC2, 44, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SBC2), 1673d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("sbc3", NULL, "tegra11-spi.2", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SBC3, 46, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SBC3), 1674d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("sbc4", NULL, "tegra11-spi.3", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SBC4, 68, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SBC4), 1675d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("sbc5", NULL, "tegra11-spi.4", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SBC5, 104, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SBC5), 1676d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("sbc6", NULL, "tegra11-spi.5", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SBC6, 105, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SBC6), 1677d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("ndflash", NULL, "tegra_nand", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_NDFLASH, 13, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_NDSPEED), 1678d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("ndspeed", NULL, "tegra_nand_speed", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_NDSPEED, 80, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_NDSPEED), 1679d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("vfir", NULL, "vfir", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_VFIR, 7, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_VFIR), 1680d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("sdmmc1", NULL, "sdhci-tegra.0", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_SDMMC1, 14, 0, TEGRA114_CLK_SDMMC1), 1681d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("sdmmc2", NULL, "sdhci-tegra.1", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_SDMMC2, 9, 0, TEGRA114_CLK_SDMMC2), 1682d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("sdmmc3", NULL, "sdhci-tegra.2", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_SDMMC3, 69, 0, TEGRA114_CLK_SDMMC3), 1683d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("sdmmc4", NULL, "sdhci-tegra.3", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_SDMMC4, 15, 0, TEGRA114_CLK_SDMMC4), 1684d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("vde", NULL, "vde", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_VDE, 61, 0, TEGRA114_CLK_VDE), 1685d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX_FLAGS("csite", NULL, "csite", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_CSITE, 73, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_CSITE, CLK_IGNORE_UNUSED), 1686d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("la", NULL, "la", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_LA, 76, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_LA), 1687d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("trace", NULL, "trace", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_TRACE, 77, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_TRACE), 1688d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("owr", NULL, "tegra_w1", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_OWR, 71, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_OWR), 1689d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("nor", NULL, "tegra-nor", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_NOR, 42, 0, TEGRA114_CLK_NOR), 1690d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("mipi", NULL, "mipi", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_MIPI, 50, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_MIPI), 1691d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_I2C("i2c1", "div-clk", "tegra11-i2c.0", mux_pllp_clkm, CLK_SOURCE_I2C1, 12, TEGRA114_CLK_I2C1), 1692d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_I2C("i2c2", "div-clk", "tegra11-i2c.1", mux_pllp_clkm, CLK_SOURCE_I2C2, 54, TEGRA114_CLK_I2C2), 1693d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_I2C("i2c3", "div-clk", "tegra11-i2c.2", mux_pllp_clkm, CLK_SOURCE_I2C3, 67, TEGRA114_CLK_I2C3), 1694d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_I2C("i2c4", "div-clk", "tegra11-i2c.3", mux_pllp_clkm, CLK_SOURCE_I2C4, 103, TEGRA114_CLK_I2C4), 1695d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_I2C("i2c5", "div-clk", "tegra11-i2c.4", mux_pllp_clkm, CLK_SOURCE_I2C5, 47, TEGRA114_CLK_I2C5), 1696d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_UART("uarta", NULL, "tegra_uart.0", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_UARTA, 6, TEGRA114_CLK_UARTA), 1697d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_UART("uartb", NULL, "tegra_uart.1", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_UARTB, 7, TEGRA114_CLK_UARTB), 1698d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_UART("uartc", NULL, "tegra_uart.2", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_UARTC, 55, TEGRA114_CLK_UARTC), 1699d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_UART("uartd", NULL, "tegra_uart.3", mux_pllp_pllc_pllm_clkm, CLK_SOURCE_UARTD, 65, TEGRA114_CLK_UARTD), 1700d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("3d", NULL, "3d", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_3D, 24, 0, TEGRA114_CLK_GR3D), 1701d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("2d", NULL, "2d", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_2D, 21, 0, TEGRA114_CLK_GR2D), 1702d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("vi_sensor", "vi_sensor", "tegra_camera", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_VI_SENSOR, 20, TEGRA_PERIPH_NO_RESET, TEGRA114_CLK_VI_SENSOR), 1703d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("vi", "vi", "tegra_camera", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_VI, 20, 0, TEGRA114_CLK_VI), 1704d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("epp", NULL, "epp", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_EPP, 19, 0, TEGRA114_CLK_EPP), 1705d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("msenc", NULL, "msenc", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_MSENC, 91, TEGRA_PERIPH_WAR_1005168, TEGRA114_CLK_MSENC), 1706d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("tsec", NULL, "tsec", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_TSEC, 83, 0, TEGRA114_CLK_TSEC), 1707d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("host1x", NULL, "host1x", mux_pllm_pllc2_c_c3_pllp_plla, CLK_SOURCE_HOST1X, 28, 0, TEGRA114_CLK_HOST1X), 1708d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("hdmi", NULL, "hdmi", mux_pllp_pllm_plld_plla_pllc_plld2_clkm, CLK_SOURCE_HDMI, 51, 0, TEGRA114_CLK_HDMI), 1709d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("cilab", "cilab", "tegra_camera", mux_pllp_pllc_clkm, CLK_SOURCE_CILAB, 144, 0, TEGRA114_CLK_CILAB), 1710d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("cilcd", "cilcd", "tegra_camera", mux_pllp_pllc_clkm, CLK_SOURCE_CILCD, 145, 0, TEGRA114_CLK_CILCD), 1711d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("cile", "cile", "tegra_camera", mux_pllp_pllc_clkm, CLK_SOURCE_CILE, 146, 0, TEGRA114_CLK_CILE), 1712d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("dsialp", "dsialp", "tegradc.0", mux_pllp_pllc_clkm, CLK_SOURCE_DSIALP, 147, 0, TEGRA114_CLK_DSIALP), 1713d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("dsiblp", "dsiblp", "tegradc.1", mux_pllp_pllc_clkm, CLK_SOURCE_DSIBLP, 148, 0, TEGRA114_CLK_DSIBLP), 1714d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("tsensor", NULL, "tegra-tsensor", mux_pllp_pllc_clkm_clk32, CLK_SOURCE_TSENSOR, 100, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_TSENSOR), 1715d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("actmon", NULL, "actmon", mux_pllp_pllc_clk32_clkm, CLK_SOURCE_ACTMON, 119, 0, TEGRA114_CLK_ACTMON), 1716d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("extern1", NULL, "extern1", mux_plla_clk32_pllp_clkm_plle, CLK_SOURCE_EXTERN1, 120, 0, TEGRA114_CLK_EXTERN1), 1717d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("extern2", NULL, "extern2", mux_plla_clk32_pllp_clkm_plle, CLK_SOURCE_EXTERN2, 121, 0, TEGRA114_CLK_EXTERN2), 1718d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("extern3", NULL, "extern3", mux_plla_clk32_pllp_clkm_plle, CLK_SOURCE_EXTERN3, 122, 0, TEGRA114_CLK_EXTERN3), 1719d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("i2cslow", NULL, "i2cslow", mux_pllp_pllc_clk32_clkm, CLK_SOURCE_I2CSLOW, 81, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_I2CSLOW), 1720d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT8("se", NULL, "se", mux_pllp_pllc2_c_c3_pllm_clkm, CLK_SOURCE_SE, 127, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SE), 1721d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_INT_FLAGS("mselect", NULL, "mselect", mux_pllp_clkm, CLK_SOURCE_MSELECT, 99, 0, TEGRA114_CLK_MSELECT, CLK_IGNORE_UNUSED), 1722d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("dfll_ref", "ref", "t114_dfll", mux_pllp_clkm, CLK_SOURCE_DFLL_REF, 155, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_DFLL_REF), 1723d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX("dfll_soc", "soc", "t114_dfll", mux_pllp_clkm, CLK_SOURCE_DFLL_SOC, 155, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_DFLL_SOC), 1724d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_MUX8("soc_therm", NULL, "soc_therm", mux_pllm_pllc_pllp_plla, CLK_SOURCE_SOC_THERM, 78, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_SOC_THERM), 1725d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_XUSB("xusb_host_src", "host_src", "tegra_xhci", mux_clkm_pllp_pllc_pllre, CLK_SOURCE_XUSB_HOST_SRC, 143, TEGRA_PERIPH_ON_APB | TEGRA_PERIPH_NO_RESET, TEGRA114_CLK_XUSB_HOST_SRC), 1726d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_XUSB("xusb_falcon_src", "falcon_src", "tegra_xhci", mux_clkm_pllp_pllc_pllre, CLK_SOURCE_XUSB_FALCON_SRC, 143, TEGRA_PERIPH_NO_RESET, TEGRA114_CLK_XUSB_FALCON_SRC), 1727d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_XUSB("xusb_fs_src", "fs_src", "tegra_xhci", mux_clkm_48M_pllp_480M, CLK_SOURCE_XUSB_FS_SRC, 143, TEGRA_PERIPH_NO_RESET, TEGRA114_CLK_XUSB_FS_SRC), 1728d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_XUSB("xusb_ss_src", "ss_src", "tegra_xhci", mux_clkm_pllre_clk32_480M_pllc_ref, CLK_SOURCE_XUSB_SS_SRC, 143, TEGRA_PERIPH_NO_RESET, TEGRA114_CLK_XUSB_SS_SRC), 1729d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_XUSB("xusb_dev_src", "dev_src", "tegra_xhci", mux_clkm_pllp_pllc_pllre, CLK_SOURCE_XUSB_DEV_SRC, 95, TEGRA_PERIPH_ON_APB | TEGRA_PERIPH_NO_RESET, TEGRA114_CLK_XUSB_DEV_SRC), 1730d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_AUDIO("d_audio", "d_audio", "tegra30-ahub", CLK_SOURCE_D_AUDIO, 106, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_D_AUDIO), 1731d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_AUDIO("dam0", NULL, "tegra30-dam.0", CLK_SOURCE_DAM0, 108, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_DAM0), 1732d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_AUDIO("dam1", NULL, "tegra30-dam.1", CLK_SOURCE_DAM1, 109, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_DAM1), 1733d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_AUDIO("dam2", NULL, "tegra30-dam.2", CLK_SOURCE_DAM2, 110, TEGRA_PERIPH_ON_APB, TEGRA114_CLK_DAM2), 17342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 17352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic struct tegra_periph_init_data tegra_periph_nodiv_clk_list[] = { 1737d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_NODIV("disp1", NULL, "tegradc.0", mux_pllp_pllm_plld_plla_pllc_plld2_clkm, CLK_SOURCE_DISP1, 29, 7, 27, 0, TEGRA114_CLK_DISP1), 1738d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver TEGRA_INIT_DATA_NODIV("disp2", NULL, "tegradc.1", mux_pllp_pllm_plld_plla_pllc_plld2_clkm, CLK_SOURCE_DISP2, 29, 7, 26, 0, TEGRA114_CLK_DISP2), 17392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 17402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic __init void tegra114_periph_clk_init(void __iomem *clk_base) 17422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 17432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct tegra_periph_init_data *data; 17442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct clk *clk; 17452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver int i; 17462cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver u32 val; 17472cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* apbdma */ 17492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("apbdma", "clk_m", 0, clk_base, 1750d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 34, periph_clk_enb_refcnt); 1751c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_APBDMA] = clk; 17522cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17532cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* rtc */ 17542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("rtc", "clk_32k", 17552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB | 17562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1757d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 4, periph_clk_enb_refcnt); 17582cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, NULL, "rtc-tegra"); 1759c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_RTC] = clk; 17602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* kbc */ 17622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("kbc", "clk_32k", 17632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB | 17642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 1765d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 36, periph_clk_enb_refcnt); 1766c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_KBC] = clk; 17672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* timer */ 17692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("timer", "clk_m", 0, clk_base, 1770d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 5, periph_clk_enb_refcnt); 17712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_register_clkdev(clk, NULL, "timer"); 1772c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_TIMER] = clk; 17732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* kfuse */ 17752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("kfuse", "clk_m", 17762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 40, 1777d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1778c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_KFUSE] = clk; 17792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* fuse */ 17812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("fuse", "clk_m", 17822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 39, 1783d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1784c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_FUSE] = clk; 17852cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* fuse_burn */ 17872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("fuse_burn", "clk_m", 17882cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 39, 1789d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1790c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_FUSE_BURN] = clk; 17912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* apbif */ 17932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("apbif", "clk_m", 17942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 107, 1795d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1796c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_APBIF] = clk; 17972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 17982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* hda2hdmi */ 17992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("hda2hdmi", "clk_m", 18002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 128, 1801d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1802c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_HDA2HDMI] = clk; 18032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18042cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* vcp */ 18052cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("vcp", "clk_m", 0, clk_base, 0, 1806d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 29, periph_clk_enb_refcnt); 1807c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_VCP] = clk; 18082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18092cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* bsea */ 18102cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("bsea", "clk_m", 0, clk_base, 1811d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 62, periph_clk_enb_refcnt); 1812c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_BSEA] = clk; 18132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18142cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* bsev */ 18152cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("bsev", "clk_m", 0, clk_base, 1816d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 63, periph_clk_enb_refcnt); 1817c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_BSEV] = clk; 18182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18192cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* mipi-cal */ 18202cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("mipi-cal", "clk_m", 0, clk_base, 1821d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 56, periph_clk_enb_refcnt); 1822c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_MIPI_CAL] = clk; 18232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18242cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* usbd */ 18252cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("usbd", "clk_m", 0, clk_base, 1826d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 22, periph_clk_enb_refcnt); 1827c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_USBD] = clk; 18282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* usb2 */ 18302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("usb2", "clk_m", 0, clk_base, 1831d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 58, periph_clk_enb_refcnt); 1832c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_USB2] = clk; 18332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* usb3 */ 18352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("usb3", "clk_m", 0, clk_base, 1836d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 59, periph_clk_enb_refcnt); 1837c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_USB3] = clk; 18382cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* csi */ 18402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("csi", "pll_p_out3", 0, clk_base, 1841d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 52, periph_clk_enb_refcnt); 1842c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CSI] = clk; 18432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* isp */ 18452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("isp", "clk_m", 0, clk_base, 0, 1846d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 23, periph_clk_enb_refcnt); 1847c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_ISP] = clk; 18482cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18492cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* csus */ 18502cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("csus", "clk_m", 18512cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_NO_RESET, clk_base, 0, 92, 1852d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1853c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_CSUS] = clk; 18542cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18552cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* dds */ 18562cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("dds", "clk_m", 18572cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 150, 1858d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1859c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DDS] = clk; 18602cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* dp2 */ 18622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("dp2", "clk_m", 18632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 152, 1864d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1865c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DP2] = clk; 18662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* dtv */ 18682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("dtv", "clk_m", 18692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver TEGRA_PERIPH_ON_APB, clk_base, 0, 79, 1870d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver periph_clk_enb_refcnt); 1871c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DTV] = clk; 18722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* dsia */ 18742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "dsia_mux", mux_plld_out0_plld2_out0, 1875819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_plld_out0_plld2_out0), 1876819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 18772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLD_BASE, 25, 1, 0, &pll_d_lock); 1878c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DSIA_MUX] = clk; 18792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("dsia", "dsia_mux", 0, clk_base, 1880d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 48, periph_clk_enb_refcnt); 1881c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DSIA] = clk; 18822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* dsib */ 18842cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "dsib_mux", mux_plld_out0_plld2_out0, 1885819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_plld_out0_plld2_out0), 1886819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 18872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + PLLD2_BASE, 25, 1, 0, &pll_d2_lock); 1888c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DSIB_MUX] = clk; 18892cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("dsib", "dsib_mux", 0, clk_base, 1890d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 0, 82, periph_clk_enb_refcnt); 1891c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_DSIB] = clk; 18922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* xusb_hs_src */ 18942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val = readl(clk_base + CLK_SOURCE_XUSB_SS_SRC); 18952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver val |= BIT(25); /* always select PLLU_60M */ 18962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver writel(val, clk_base + CLK_SOURCE_XUSB_SS_SRC); 18972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 18982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_fixed_factor(NULL, "xusb_hs_src", "pll_u_60M", 0, 18992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 1, 1); 1900c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_XUSB_HS_SRC] = clk; 19012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* xusb_host */ 19032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("xusb_host", "xusb_host_src", 0, 1904d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver clk_base, 0, 89, periph_clk_enb_refcnt); 1905c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_XUSB_HOST] = clk; 19062cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19072cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* xusb_ss */ 19082cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("xusb_ss", "xusb_ss_src", 0, 1909d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver clk_base, 0, 156, periph_clk_enb_refcnt); 1910c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_XUSB_HOST] = clk; 19112cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19122cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* xusb_dev */ 19132cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("xusb_dev", "xusb_dev_src", 0, 1914d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver clk_base, 0, 95, periph_clk_enb_refcnt); 1915c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_XUSB_DEV] = clk; 19162cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19172cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver /* emc */ 19182cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = clk_register_mux(NULL, "emc_mux", mux_pllmcp_clkm, 1919819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan ARRAY_SIZE(mux_pllmcp_clkm), 1920819c1de344c5b8350bffd35be9a0fa74541292d3James Hogan CLK_SET_RATE_NO_REPARENT, 19212cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base + CLK_SOURCE_EMC, 19222cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 29, 3, 0, NULL); 19232cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_gate("emc", "emc_mux", 0, clk_base, 1924d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver CLK_IGNORE_UNUSED, 57, periph_clk_enb_refcnt); 1925c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver clks[TEGRA114_CLK_EMC] = clk; 19262cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19272cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver for (i = 0; i < ARRAY_SIZE(tegra_periph_clk_list); i++) { 19282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver data = &tegra_periph_clk_list[i]; 1929d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 1930d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver clk = tegra_clk_register_periph(data->name, 1931d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver data->parent_names, data->num_parents, &data->periph, 1932d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver clk_base, data->offset, data->flags); 19332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clks[data->clk_id] = clk; 19342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 19352cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19362cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver for (i = 0; i < ARRAY_SIZE(tegra_periph_nodiv_clk_list); i++) { 19372cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver data = &tegra_periph_nodiv_clk_list[i]; 1938d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 19392cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk = tegra_clk_register_periph_nodiv(data->name, 19402cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver data->parent_names, data->num_parents, 19412cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver &data->periph, clk_base, data->offset); 19422cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clks[data->clk_id] = clk; 19432cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 19442cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 19452cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 194631972fd95527a5942b777e89404501d5421a0df0Joseph Lo/* Tegra114 CPU clock and reset control functions */ 194731972fd95527a5942b777e89404501d5421a0df0Joseph Lostatic void tegra114_wait_cpu_in_reset(u32 cpu) 194831972fd95527a5942b777e89404501d5421a0df0Joseph Lo{ 194931972fd95527a5942b777e89404501d5421a0df0Joseph Lo unsigned int reg; 195031972fd95527a5942b777e89404501d5421a0df0Joseph Lo 195131972fd95527a5942b777e89404501d5421a0df0Joseph Lo do { 195231972fd95527a5942b777e89404501d5421a0df0Joseph Lo reg = readl(clk_base + CLK_RST_CONTROLLER_CPU_CMPLX_STATUS); 195331972fd95527a5942b777e89404501d5421a0df0Joseph Lo cpu_relax(); 195431972fd95527a5942b777e89404501d5421a0df0Joseph Lo } while (!(reg & (1 << cpu))); /* check CPU been reset or not */ 195531972fd95527a5942b777e89404501d5421a0df0Joseph Lo} 195631972fd95527a5942b777e89404501d5421a0df0Joseph Lostatic void tegra114_disable_cpu_clock(u32 cpu) 195731972fd95527a5942b777e89404501d5421a0df0Joseph Lo{ 195831972fd95527a5942b777e89404501d5421a0df0Joseph Lo /* flow controller would take care in the power sequence. */ 195931972fd95527a5942b777e89404501d5421a0df0Joseph Lo} 196031972fd95527a5942b777e89404501d5421a0df0Joseph Lo 1961ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#ifdef CONFIG_PM_SLEEP 1962ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lostatic void tegra114_cpu_clock_suspend(void) 1963ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo{ 1964ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo /* switch coresite to clk_m, save off original source */ 1965ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo tegra114_cpu_clk_sctx.clk_csite_src = 1966ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo readl(clk_base + CLK_SOURCE_CSITE); 1967ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo writel(3 << 30, clk_base + CLK_SOURCE_CSITE); 19680017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo 19690017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo tegra114_cpu_clk_sctx.cclkg_burst = 19700017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo readl(clk_base + CCLKG_BURST_POLICY); 19710017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo tegra114_cpu_clk_sctx.cclkg_divider = 19720017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo readl(clk_base + CCLKG_BURST_POLICY + 4); 1973ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo} 1974ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo 1975ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lostatic void tegra114_cpu_clock_resume(void) 1976ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo{ 1977ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo writel(tegra114_cpu_clk_sctx.clk_csite_src, 1978ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo clk_base + CLK_SOURCE_CSITE); 19790017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo 19800017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo writel(tegra114_cpu_clk_sctx.cclkg_burst, 19810017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo clk_base + CCLKG_BURST_POLICY); 19820017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo writel(tegra114_cpu_clk_sctx.cclkg_divider, 19830017f447cc01fa499f1d10dec09702d381f13fe0Joseph Lo clk_base + CCLKG_BURST_POLICY + 4); 1984ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo} 1985ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#endif 1986ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo 198731972fd95527a5942b777e89404501d5421a0df0Joseph Lostatic struct tegra_cpu_car_ops tegra114_cpu_car_ops = { 198831972fd95527a5942b777e89404501d5421a0df0Joseph Lo .wait_for_reset = tegra114_wait_cpu_in_reset, 198931972fd95527a5942b777e89404501d5421a0df0Joseph Lo .disable_clock = tegra114_disable_cpu_clock, 1990ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#ifdef CONFIG_PM_SLEEP 1991ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo .suspend = tegra114_cpu_clock_suspend, 1992ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo .resume = tegra114_cpu_clock_resume, 1993ad7d114083afda5fbbb52488c42b4a17107c6872Joseph Lo#endif 199431972fd95527a5942b777e89404501d5421a0df0Joseph Lo}; 19952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 19962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic const struct of_device_id pmc_match[] __initconst = { 19972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver { .compatible = "nvidia,tegra114-pmc" }, 19982cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver {}, 19992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 20002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 20019e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley/* 20029e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley * dfll_soc/dfll_ref apparently must be kept enabled, otherwise I2C5 20039e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley * breaks 20049e60121fd18c22851c19ec04e8e58172cb5a7d2cPaul Walmsley */ 2005056dfcf67ebaa9eb3aff5f35ce98c073157f1d5bSachin Kamatstatic struct tegra_clk_init_table init_table[] __initdata = { 2006c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTA, TEGRA114_CLK_PLL_P, 408000000, 0}, 2007c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTB, TEGRA114_CLK_PLL_P, 408000000, 0}, 2008c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTC, TEGRA114_CLK_PLL_P, 408000000, 0}, 2009c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_UARTD, TEGRA114_CLK_PLL_P, 408000000, 0}, 2010c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_PLL_A, TEGRA114_CLK_CLK_MAX, 564480000, 1}, 2011c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_PLL_A_OUT0, TEGRA114_CLK_CLK_MAX, 11289600, 1}, 2012c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_EXTERN1, TEGRA114_CLK_PLL_A_OUT0, 0, 1}, 2013c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_CLK_OUT_1_MUX, TEGRA114_CLK_EXTERN1, 0, 1}, 2014c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_CLK_OUT_1, TEGRA114_CLK_CLK_MAX, 0, 1}, 2015c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S0, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 2016c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S1, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 2017c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S2, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 2018c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S3, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 2019c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_I2S4, TEGRA114_CLK_PLL_A_OUT0, 11289600, 0}, 2020897e1dde1ec1571a28545594633624927fa0a76eAndrew Chew {TEGRA114_CLK_HOST1X, TEGRA114_CLK_PLL_P, 136000000, 0}, 2021c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_DFLL_SOC, TEGRA114_CLK_PLL_P, 51000000, 1}, 2022c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_DFLL_REF, TEGRA114_CLK_PLL_P, 51000000, 1}, 2023f67a8d21e63876a79f9f94b734049e789d594c7bThierry Reding {TEGRA114_CLK_GR2D, TEGRA114_CLK_PLL_C2, 300000000, 0}, 2024f67a8d21e63876a79f9f94b734049e789d594c7bThierry Reding {TEGRA114_CLK_GR3D, TEGRA114_CLK_PLL_C2, 300000000, 0}, 2025fc20eeff6c03fcdbb2b5ac21472778b573850e77Mark Zhang 2026c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver /* This MUST be the last entry. */ 2027c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver {TEGRA114_CLK_CLK_MAX, TEGRA114_CLK_CLK_MAX, 0, 0}, 20282cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver}; 20292cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 20302cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijverstatic void __init tegra114_clock_apply_init_table(void) 20312cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 2032c9e2d69a1801045f28668e6853d9dccadbfbe494Peter De Schrijver tegra_init_from_table(init_table, clks, TEGRA114_CLK_CLK_MAX); 20332cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 20342cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 203525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 203625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 203725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_car_barrier - wait for pending writes to the CAR to complete 203825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 203925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Wait for any outstanding writes to the CAR MMIO space from this CPU 204025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * to complete before continuing execution. No return value. 204125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 204225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleystatic void tegra114_car_barrier(void) 204325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 204425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley wmb(); /* probably unnecessary */ 204525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley readl_relaxed(clk_base + CPU_FINETRIM_SELECT); 204625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 204725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 204825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 204925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_high - use high-voltage propagation delays 205025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 205125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * When the CPU rail voltage is in the high-voltage range, use the 205225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * built-in hardwired clock propagation delays in the CPU clock 205325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * shaper. No return value. 205425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 205525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleyvoid tegra114_clock_tune_cpu_trimmers_high(void) 205625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 205725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley u32 select = 0; 205825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 205925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* Use hardwired rise->rise & fall->fall clock propagation delays */ 206025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley select |= ~(CPU_FINETRIM_1_FCPU_1 | CPU_FINETRIM_1_FCPU_2 | 206125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_3 | CPU_FINETRIM_1_FCPU_4 | 206225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_5 | CPU_FINETRIM_1_FCPU_6); 206325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(select, clk_base + CPU_FINETRIM_SELECT); 206425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 206525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley tegra114_car_barrier(); 206625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 206725c9ded6ed31184379c9b153ff37621fc323b084Paul WalmsleyEXPORT_SYMBOL(tegra114_clock_tune_cpu_trimmers_high); 206825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 206925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 207025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_low - use low-voltage propagation delays 207125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 207225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * When the CPU rail voltage is in the low-voltage range, use the 207325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * extended clock propagation delays set by 207425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_init(). The intention is to 207525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * maintain the input clock duty cycle that the FCPU subsystem 207625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * expects. No return value. 207725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 207825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleyvoid tegra114_clock_tune_cpu_trimmers_low(void) 207925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 208025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley u32 select = 0; 208125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 208225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* 208325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Use software-specified rise->rise & fall->fall clock 208425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * propagation delays (from 208525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_init() 208625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 208725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley select |= (CPU_FINETRIM_1_FCPU_1 | CPU_FINETRIM_1_FCPU_2 | 208825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_3 | CPU_FINETRIM_1_FCPU_4 | 208925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_5 | CPU_FINETRIM_1_FCPU_6); 209025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(select, clk_base + CPU_FINETRIM_SELECT); 209125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 209225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley tegra114_car_barrier(); 209325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 209425c9ded6ed31184379c9b153ff37621fc323b084Paul WalmsleyEXPORT_SYMBOL(tegra114_clock_tune_cpu_trimmers_low); 209525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 209625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/** 209725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * tegra114_clock_tune_cpu_trimmers_init - set up and enable clk prop delays 209825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * 209925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Program extended clock propagation delays into the FCPU clock 210025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * shaper and enable them. XXX Define the purpose - peak current 210125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * reduction? No return value. 210225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 210325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley/* XXX Initial voltage rail state assumption issues? */ 210425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsleyvoid tegra114_clock_tune_cpu_trimmers_init(void) 210525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley{ 210625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley u32 dr = 0, r = 0; 210725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 210825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* Increment the rise->rise clock delay by four steps */ 210925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley r |= (CPU_FINETRIM_R_FCPU_1_MASK | CPU_FINETRIM_R_FCPU_2_MASK | 211025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_R_FCPU_3_MASK | CPU_FINETRIM_R_FCPU_4_MASK | 211125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_R_FCPU_5_MASK | CPU_FINETRIM_R_FCPU_6_MASK); 211225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(r, clk_base + CPU_FINETRIM_R); 211325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 211425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley /* 211525c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * Use the rise->rise clock propagation delay specified in the 211625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley * r field 211725c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley */ 211825c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley dr |= (CPU_FINETRIM_1_FCPU_1 | CPU_FINETRIM_1_FCPU_2 | 211925c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_3 | CPU_FINETRIM_1_FCPU_4 | 212025c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley CPU_FINETRIM_1_FCPU_5 | CPU_FINETRIM_1_FCPU_6); 212125c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley writel_relaxed(dr, clk_base + CPU_FINETRIM_DR); 212225c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 212325c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley tegra114_clock_tune_cpu_trimmers_low(); 212425c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley} 212525c9ded6ed31184379c9b153ff37621fc323b084Paul WalmsleyEXPORT_SYMBOL(tegra114_clock_tune_cpu_trimmers_init); 212625c9ded6ed31184379c9b153ff37621fc323b084Paul Walmsley 21271c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley/** 21281c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * tegra114_clock_assert_dfll_dvco_reset - assert the DFLL's DVCO reset 21291c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * 21301c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * Assert the reset line of the DFLL's DVCO. No return value. 21311c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley */ 21321c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsleyvoid tegra114_clock_assert_dfll_dvco_reset(void) 21331c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley{ 21341c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley u32 v; 21351c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 21361c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v = readl_relaxed(clk_base + RST_DFLL_DVCO); 21371c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v |= (1 << DVFS_DFLL_RESET_SHIFT); 21381c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley writel_relaxed(v, clk_base + RST_DFLL_DVCO); 21391c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley tegra114_car_barrier(); 21401c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley} 21411c472d8e8284917a7687694effcc7ebb6911b63dPaul WalmsleyEXPORT_SYMBOL(tegra114_clock_assert_dfll_dvco_reset); 21421c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 21431c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley/** 21441c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * tegra114_clock_deassert_dfll_dvco_reset - deassert the DFLL's DVCO reset 21451c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * 21461c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * Deassert the reset line of the DFLL's DVCO, allowing the DVCO to 21471c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley * operate. No return value. 21481c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley */ 21491c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsleyvoid tegra114_clock_deassert_dfll_dvco_reset(void) 21501c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley{ 21511c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley u32 v; 21521c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 21531c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v = readl_relaxed(clk_base + RST_DFLL_DVCO); 21541c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley v &= ~(1 << DVFS_DFLL_RESET_SHIFT); 21551c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley writel_relaxed(v, clk_base + RST_DFLL_DVCO); 21561c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley tegra114_car_barrier(); 21571c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley} 21581c472d8e8284917a7687694effcc7ebb6911b63dPaul WalmsleyEXPORT_SYMBOL(tegra114_clock_deassert_dfll_dvco_reset); 21591c472d8e8284917a7687694effcc7ebb6911b63dPaul Walmsley 2160061cec925f212f145516e826f39962624a738dedPrashant Gaikwadstatic void __init tegra114_clock_init(struct device_node *np) 21612cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver{ 21622cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver struct device_node *node; 21632cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 21642cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver clk_base = of_iomap(np, 0); 21652cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!clk_base) { 21662cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("ioremap tegra114 CAR failed\n"); 21672cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 21682cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 21692cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 21702cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver node = of_find_matching_node(NULL, pmc_match); 21712cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!node) { 21722cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("Failed to find pmc node\n"); 21732cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver WARN_ON(1); 21742cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 21752cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 21762cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 21772cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pmc_base = of_iomap(node, 0); 21782cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver if (!pmc_base) { 21792cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver pr_err("Can't map pmc registers\n"); 21802cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver WARN_ON(1); 21812cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 21822cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver } 21832cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2184343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver clks = tegra_clk_init(TEGRA114_CLK_CLK_MAX, TEGRA114_CLK_PERIPH_BANKS); 2185343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver if (!clks) 21862cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver return; 21872cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2188343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver if (tegra114_osc_clk_init(clk_base) < 0) 2189d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver return; 2190d5ff89a82a6d272d210db68a9487877682c94a24Peter De Schrijver 21912cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_fixed_clk_init(clk_base); 21922cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_pll_init(clk_base, pmc_base); 21932cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_periph_clk_init(clk_base); 21942cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_audio_clk_init(clk_base); 21952cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_pmc_clk_init(pmc_base); 21962cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra114_super_clk_init(clk_base); 21972cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 2198343a607cb79259429afbb9820bf524d33084e66cPeter De Schrijver tegra_add_of_provider(np); 21992cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 22002cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra_clk_apply_init_table = tegra114_clock_apply_init_table; 22012cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver 22022cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver tegra_cpu_car_ops = &tegra114_cpu_car_ops; 22032cb5efefd6f7d3e7df9a7430b910a80515821256Peter De Schrijver} 2204061cec925f212f145516e826f39962624a738dedPrashant GaikwadCLK_OF_DECLARE(tegra114, "nvidia,tegra114-car", tegra114_clock_init); 2205