Searched refs:superio_inb (Results 1 - 15 of 15) sorted by relevance

/drivers/char/
H A Dpc8736x_gpio.c86 static inline int superio_inb(int addr) function
98 id = superio_inb(SIO_SID);
103 id = superio_inb(SIO_SID);
135 config = superio_inb(func_slct);
280 rc = superio_inb(SIO_CF1);
287 if (!superio_inb(SIO_UNIT_ACT)) {
294 pc8736x_gpio_base = (superio_inb(SIO_BASE_HADDR) << 8
295 | superio_inb(SIO_BASE_LADDR));
/drivers/watchdog/
H A Df71808e_wdt.c126 static inline int superio_inb(int base, int reg);
156 static inline int superio_inb(int base, int reg) function
165 val = superio_inb(base, reg) << 8;
166 val |= superio_inb(base, reg + 1);
178 unsigned long val = superio_inb(base, reg);
185 unsigned long val = superio_inb(base, reg);
359 superio_inb(watchdog.sioaddr, SIO_REG_MFUNCT3) & 0xcf);
381 u8 wdt_conf = superio_inb(watchdog.sioaddr,
450 is_running = (superio_inb(watchdog.sioaddr, SIO_REG_ENABLE) & BIT(0))
451 && (superio_inb(watchdo
[all...]
H A Dit8712f_wdt.c98 static int superio_inb(int reg) function
178 if (superio_inb(WDT_CONTROL) & 0x01)
377 if (!(superio_inb(ACT_REG) & 0x01)) {
389 revision = superio_inb(DEVREV) & 0x0f;
H A Dit87_wdt.c193 static inline int superio_inb(int reg) function
354 if (superio_inb(WDTCTRL) & WDT_ZERO) {
602 chip_rev = superio_inb(CHIPREV) & 0x0f;
651 gpact = superio_inb(ACTREG);
676 ciract = superio_inb(ACTREG);
/drivers/hwmon/
H A Dsmsc47b397.c63 static inline int superio_inb(int reg) function
353 id = force_id ? force_id : superio_inb(SUPERIO_REG_DEVID);
371 rev = superio_inb(SUPERIO_REG_DEVREV);
374 addr = (superio_inb(SUPERIO_REG_BASE_MSB) << 8)
375 | superio_inb(SUPERIO_REG_BASE_LSB);
H A Dpc87427.c115 static inline int superio_inb(int sioaddr, int reg) function
1257 val = force_id ? force_id : superio_inb(sioaddr, SIOREG_DEVID);
1268 val = superio_inb(sioaddr, SIOREG_ACT);
1275 val = superio_inb(sioaddr, SIOREG_MAP);
1282 val = (superio_inb(sioaddr, SIOREG_IOBASE) << 8)
1283 | superio_inb(sioaddr, SIOREG_IOBASE + 1);
1301 cfg = superio_inb(sioaddr, SIOREG_CF2);
1307 cfg = superio_inb(sioaddr, SIOREG_CFD);
1311 cfg = superio_inb(sioaddr, SIOREG_CF4);
1314 cfg_b = superio_inb(sioadd
[all...]
H A Dsch56xx-common.c95 static inline int superio_inb(int base, int reg) function
752 devid = superio_inb(sioaddr, SIO_REG_DEVID);
769 if (!(superio_inb(sioaddr, SIO_REG_ENABLE) & 0x01)) {
779 *address = superio_inb(sioaddr, SIO_REG_ADDR) |
780 superio_inb(sioaddr, SIO_REG_ADDR + 1) << 8;
H A Dsmsc47m1.c67 superio_inb(int reg) function
500 val = force_id ? force_id : superio_inb(SUPERIO_REG_DEVID);
534 if (superio_inb(SUPERIO_REG_DEVREV) & 0x80) {
549 addr = (superio_inb(SUPERIO_REG_BASE) << 8)
550 | superio_inb(SUPERIO_REG_BASE + 1);
561 sio_data->activate = superio_inb(SUPERIO_REG_ACT);
H A Dw83627ehf.c125 superio_inb(int ioreg, int reg) function
1986 fan4pin = !(superio_inb(sio_data->sioreg, 0x2A) & 0x80);
1990 bool gpok = superio_inb(sio_data->sioreg, 0x27) & 0x80;
1993 regval = superio_inb(sio_data->sioreg, SIO_REG_ENABLE);
1998 fan3pin = !(superio_inb(sio_data->sioreg, 0x24) & 0x40);
2003 fan4pin = !!(superio_inb(sio_data->sioreg, 0x1C) & 0x01);
2008 fan5pin = !!(superio_inb(sio_data->sioreg, 0x1C) & 0x02);
2013 fan4pin = superio_inb(sio_data->sioreg, 0x27) & 0x40;
2014 fan5pin = superio_inb(sio_data->sioreg, 0x27) & 0x20;
2018 fan4pin = !(superio_inb(sio_dat
[all...]
H A Dvt1211.c217 static inline int superio_inb(int sio_cip, int reg) function
1299 devid = force_id ? force_id : superio_inb(sio_cip, SIO_VT1211_DEVID);
1305 if ((superio_inb(sio_cip, SIO_VT1211_ACTIVE) & 1) == 0) {
1310 *address = ((superio_inb(sio_cip, SIO_VT1211_BADDR) << 8) |
1311 (superio_inb(sio_cip, SIO_VT1211_BADDR + 1))) & 0xff00;
1319 *address, superio_inb(sio_cip, SIO_VT1211_DEVREV));
H A Dw83627hf.c120 superio_inb(struct w83627hf_sio_data *sio, int reg) function
1219 val = force_id ? force_id : superio_inb(sio_data, DEVID);
1244 val = (superio_inb(sio_data, WINB_BASE_REG) << 8) |
1245 superio_inb(sio_data, WINB_BASE_REG + 1);
1252 val = superio_inb(sio_data, WINB_ACT_REG);
1590 if (!(superio_inb(sio_data, W83627THF_GPIO5_EN) & (1<<3))) {
1599 sel = superio_inb(sio_data, W83627THF_GPIO5_IOSR) & 0x3f;
1607 res = superio_inb(sio_data, W83627THF_GPIO5_DR) & sel;
1623 if (!(superio_inb(sio_data, W83687THF_VID_EN) & (1 << 2))) {
1629 if (!(superio_inb(sio_dat
[all...]
H A Dit87.c81 static inline int superio_inb(int reg) function
1662 if (!(superio_inb(IT87_ACT_REG) & 0x01)) {
1674 sio_data->revision = superio_inb(DEVREV) & 0x0f;
1688 sio_data->beep_pin = superio_inb(IT87_SIO_BEEP_PIN_REG) & 0x3f;
1694 reg = superio_inb(IT87_SIO_GPIO3_REG);
1716 reg = superio_inb(IT87_SIO_GPIO5_REG);
1724 sio_data->vid_value = superio_inb(IT87_SIO_VID_REG);
1726 reg = superio_inb(IT87_SIO_PINX2_REG);
1748 sio_data->beep_pin = superio_inb(IT87_SIO_BEEP_PIN_REG) & 0x3f;
H A Dpc87360.c94 static inline int superio_inb(int sioaddr, int reg) function
1130 val = force_id ? force_id : superio_inb(sioaddr, DEVID);
1152 val = superio_inb(sioaddr, ACT);
1158 val = (superio_inb(sioaddr, BASE) << 8)
1159 | superio_inb(sioaddr, BASE + 1);
1169 confreg[0] = superio_inb(sioaddr, 0xF0);
1170 confreg[1] = superio_inb(sioaddr, 0xF1);
1189 confreg[2] = superio_inb(sioaddr, 0x2B);
1190 confreg[3] = superio_inb(sioaddr, 0x25);
H A Df71882fg.c223 static inline int superio_inb(int base, int reg);
1070 static inline int superio_inb(int base, int reg) function
1079 val = superio_inb(base, reg) << 8;
1080 val |= superio_inb(base, reg + 1);
2600 if (!(superio_inb(sioaddr, SIO_REG_ENABLE) & 0x01)) {
2617 (int)superio_inb(sioaddr, SIO_REG_DEVREV));
H A Df71805f.c75 superio_inb(int base, int reg) function
1601 sio_data->fnsel1 = superio_inb(sioaddr, SIO_REG_FNSEL1);
1609 if (!(superio_inb(sioaddr, SIO_REG_ENABLE) & 0x01)) {
1624 superio_inb(sioaddr, SIO_REG_DEVREV));

Completed in 762 milliseconds